

運用後 PA 混合波束成形技術 提高 mMIMO 系統成本效益

為了加速大規模部署無線電系統，營運業者需要重點考慮降低無線電系統的成本，以及提高無線電系統的能效比。混合波束成形 (HBF) 是實現這兩個設計目標的有效方法。本文介紹了一種新型後功率放大器 (後 PA) HBF 架構，可適用於大規模多輸入多輸出 (mMIMO) 無線電系統。此外並提出了一種實現後 PA 相移模組的有效解決方案，其中使用了兩個 ADIADRF5347SP4T 開關，能夠降低系統總成本，同時滿足 mMIMO 系統的要求。雖然本文側重於討論 mMIMO 無線電，但後 PA HBF 方法具有高度通用性，可應用於不同類型的無線電通訊 (小型基地台、大型基地台、毫米波、衛星)、雷達應用 (工業、汽車、軍事) 或 RF 感測 / 成像應用。

■作者：Dmitrii Prisiazhniuk/ADI 現場應用工程師
Sinan Alemdar/ADI 產品應用工程師

引言


過去的十年，全球化趨勢導致資料交換和視訊通話使用量明顯增加。與此同時，數位化和自動化方興未艾，物流、製造、運輸、物聯網和醫療健康等眾多領域的 5G 通訊新型應用層出不窮。最近的資料顯示，行動資料流量正以 22% 的驚人速度成長¹，而且此上升趨勢預計還將持續下去。為了協助營運業者進行擴充，無線網路開發和升級需重點考慮系統容量、每位元成本和每位元功耗等因素。

影響無線電系統容量的主要因素有三個：訊號頻寬 (BW)、訊號雜訊比 (SNR) 和空間多工 (共用相同頻率資源的並行流的有效數量 M)。SNR 表現出對數相關性，通常會增加系統的總功耗。頻寬和空間多工對容量影響較大。

$$C = M \times BW \times \log_2(1 + SNR) \quad (1)$$

過去，無線電開發主要側重於優化時間和頻寬資源的利用。mMIMO 的出現有效發揮了空間維度的作用。在相同的時間和頻率資源內，

圖 1: mMIMO 無線電系統



空間多工技術有利於同時與多個接收裝置進行併發通訊。利用空間維度能夠明顯提升容量，與 5G 標準中實現 3 至 5 倍容量提升的目標達成一致²。

圖 1 為典型的六邊形行動通訊社區，三個 mMIMO 無線電單元 (RU) 安裝在同一座基地台上，每個 RU 覆蓋 120°。每個 mMIMO RU 都可以創建多個波束來與多個使用者設備 (UE) 進行通訊；或透過多個波束與同一 UE 進行通訊，經由不同傳播路徑 (例如視距和從建築物反射的非視距) 有效地到達 UE。另一方面，RU 通常連接到分散式單元 (DU) 和集中式單元 (CU)，這些部分負責管理資源並連接到核心行動網路。

mMIMO 系統雖然能夠提供更高的容量，但工作距離通常較短，因為需要更高頻率才能使用更窄波束，而窄波束又會導致路徑損耗增加。使用更高增益的天線可以實現更聚焦、更窄的波束，進而部分地減少損耗，但此種做法也會縮小無線電系統的整體覆蓋範圍。因此，為了有效利用 mMIMO 系統，有必要部署多個 mMIMO 無線電系統，進而形成密集化現象。密集化對於人口密集環境 (例如容量需求高且使用者眾多的城市) 的應用尤其重要。如果系統成本夠低，營運業者很可能會在城市地區部署大量 mMIMO 系統，因此成本效益是推動 mMIMO 技術發展的關鍵因素。

圖 2: mMIMO 系統的典型架構




圖 2 為典型 RU 架構，其中包含五個主要模組：數位前端單元 (DFE)、收發器單元 (TRX)、RF 前端 (RFE) 單元、類比波束成形矩陣和天線單元。

DFE 包含負責管理 DU 介面、數位波束成形和低 PHY 處理的模組。

TRX 將 DFE 產生的數位 IQ 樣本轉換至指定頻率範圍內的 RF 域。ADI 收發器不僅僅可以將 IQ 樣本轉換至 RF 域，其中並整合了數位引擎，該數位引擎包含數位預失真 (DPD) 和削峰 (CFR) 演算法，以及數位上變頻器 / 下變頻器 (DUC/DDC)。DPD 增強了功率放大器 (PA) 的效率，使 PA 能夠在更高的功率水準下運行³。因此，無線電系統的能效比得到整體提升。ADI 還與主要 PA 供應商合作，進而評估其產品性能並開發更卓越的 DPD 解決方案。ADI 最近發佈了具有 DPD 功能的收發器 ADRV9040，能將頻寬高達 400 MHz 的訊號線性化。

RFE 單元將 RF 訊號放大至所需的位準，以便在發射器端進行傳輸，或由接收器端的收發器接收。表 1 列出了此種應用的解決方案。

天線單元通常由大量天線元件 (AE) 組成。現代 mMIMO 系統可以整合多達 128 到 384 個 AE，這些元件以水準和垂直結構分佈，並採用兩種不同的極化方式。例如，具有 128 個元件的天線陣列可以設計為 8 × 8 × 2 結構 (垂直方向八個元件，水準方向八個元件，兩種

表 1: mMIMO 系統中使用的 ADI RFE 解決方案

TX VGA	ADL6337, ADL6317
具有整合開關的 LNA	ADRF5519, ADRF5515A, ADRF5534, ADRF5532
ORX 開關	ADRF5250, HMC8038

極化方式)；而具有 192 個元件的天線陣列可以設計為 $12 \times 8 \times 2$ 結構^{2,4}。由於相關成本高昂，建構許多主動元件 (如收發器通道和放大器) 是不可行的。為了因應此一挑戰，一種解決方案是將所有 AE (例如 128 到 384 個 AE) 映射到較少數量的放大單元，例如 16、32 或 64 個 RFE。這可以利用模擬波束成形矩陣來實現，該矩陣包括分路器和可選的相移器。本文主要焦點為介紹混合波束成形方法，該方法結合了數位和類比波束成形，以及討論如何利用 SP4T 開關降低整體系統成本。

mMIMO 系統中的混合波束成形

mMIMO 的基本原理是創建多個可以指向 UE 的窄波束。這些波束可以透過在發射端使用共用訊號源啟動 AE 形成，也可以透過在接收器端對其進行組合而形成。在遠場區域，這些源產生的輻射電場會相互疊加，形成建設性或破壞性的干涉圖案。透過調整各個源的相位、

間隔和振幅，可以控制組合源的波束形狀。經簡化後，組合陣列的天線增益可以表示為： $G_{comb}(\theta, \varphi)$


$= |AF(\theta, \varphi)|^2 G_{AE}(\theta, \varphi)$ ，其中 G_{AE} 表示單一天線元件的天線增益， $AF(\theta, \varphi)$ 表示陣列因數 (AF)， θ 和 φ 分別對應垂直角和水平角。有關如何形成天線陣列方向圖的詳細說明，請參閱「相位陣列天線方向圖 — 第 1 部分：線性陣列波束特性和陣列因數」⁴。為簡化起見，考慮一個一維陣列，其中天線間距為 d ，每對天線之間應用相移 $\Delta\psi$ ，如圖 3a 所示。在此種情況下，AF 可以使用以下公式來計算。

$$|AF(\theta)|^2 = \frac{1}{N} \left| \frac{\sin\left(N\left[\frac{\pi d}{\lambda} \sin\theta - \frac{\Delta\psi}{2}\right]\right)}{\sin\left(\frac{\pi d}{\lambda} \sin\theta - \frac{\Delta\psi}{2}\right)} \right|^2 \quad (2)$$

圖 3b 的紫色曲線和藍色曲線分別為 10 個和 20 個天線元件的陣列增益示例，天線之間的間隔為半波長。綠色曲線表示在每對天線之間應用 60° 的相移 $\Delta\psi$ 後的波束，進而形成的波束角約為 26.5° 。

3 dB 波束寬度可利用以下公式來近似計算：

圖 3: (a) 波束成形原理圖；(b) 紫色曲線和藍色曲線分別表示 10 個和 20 個元件的陣列增益示例，綠色曲線表示每對天線之間應用 60° 相移後的情況。




$\Delta_{\phi_{3db}}[\text{rad}] = 0.886 \times \lambda/Nd$ 。例如，假設工作頻率為 3.5 GHz，間距為半波長，總共有八個元件（通常代表水準波束成形），則波束寬度約為 12° 。此一關係也說明了 mMIMO 的實際應用主要在 2.5 GHz 至 4 GHz 中頻範圍內的原因。頻率較低時（例如 1 GHz），實現相同的波束寬度需要大幅增加天線尺寸，這會使得此類系統的部署不切實際。為了僅需一人即可輕鬆搬運和安裝，必須將 mMIMO 無線電的重量和尺寸控制在一定範圍內。

天線的尺寸和 AE 的數量取決於波束寬度要求和工作頻率。目前的 mMIMO 系統總共可以整合 128 到 384 個 AE。值得注意的是，根據波束寬度和最大/最小掃描角度的不同要求，天線在水準和垂直方向間距可以不同。例如，在垂直域，用戶數量有限，因此可以將垂直範圍和垂直方向支援的波束數量限制在較小範圍內。

對於 mMIMO 系統，必須確保所有共用相同發射/接收 UE 資料流程的 AE 僅在相位（以及增益）方面有所不同。有多種方法可以實現這一點，如圖 4 所示。

圖 4a 展示了較簡單的波束成形，即純類比波束成形。在此種配置中，僅少量資料流程連接到收發器和功率放大器。

圖 4: (a) 類比、(b) 數位、(c) 後 PA 混合波束成形方案的比較



放大後的 RF 訊號被分離並進行相位旋轉，然後連接到不同的 AE。在此種配置中，TRX 轉換器和放大器的數量與所需資料流程的數量一致 ($N_{TRX} = N_{PA} = N_{STR}$)，而相移器的數量是資料流程數量和專用活動管道數量的乘積 ($N_{PH} = N_{STR} \times N_{PIPE}$)。每個管道可連接到多個 AE (AE_1, \dots, AE_K)。雖然該架構減少了 TRX 轉換器和放大器的數量，但可同時支援的 UE 設備數量有限，因此，為了擴展系統以支援多位元使用者，需要大量的相移器和複雜的分路 / 組合網路。此外，還需要進行波束掃描以覆蓋更廣泛的區域。此種方法特別適用於毫米波 (mmWave) 無線電，因為其只需要支援較少量用戶。

數位波束成形 (圖 4b) 已成為一種流行的架構，很大的原因是由於類比波束成形支援的 UE 設備數量有限。此種方法將資料流程直接在數位域中進行分割和相位旋轉，然後透過收發器轉換至 RF 域。其主要優點在於彈性，使得所支援的使用者規模可以擴展。然而，DFE 中支援每個管道所需的數位開銷，以及支援每個管道所需的轉換器和放大器數量 ($N_{TRX} = N_{PA} = N_{PIPE} > N_{STR}$) 也同時導致系統成本和功耗的增加。

混合波束成形 (圖 4c) 可以用於解決 mMIMO 系統成本問題。在此種架構中，波束

成形分為數位域和類比域。一種可能的劃分方式是，在水準平面上僅以數位方式控制波束，而在垂直域以類比方式 (或數位和類比的組合方式) 執行波束成形。此種方法比較合理，因為位於各個垂直角度的用戶數量通常有限。透過在數位域和類比域中進行分路，可以在保持合理的波束數量和彈性時，減少 RF 鏈的數量 ($N_{TRX} = N_{PA} = N_{PIPE}/M$ ，其中 M 為分路因數)，進而降低成本。與此同時，進種方法需要在管道前面增加相移器 ($N_{PH} = N_{PIPE}$)，並會導致額外的成本和元件功率損耗。該架構的另一個可能優勢是由於使用的鏈數量減少，DFE 和收發器的功耗會隨之降低。

在圖 4c 中，相移器位於功率放大器之後，這稱為後 PA HBF 架構。相較於分路和相移發生在 PA 之前的前 PA HBF 架構，此種方法具有明顯優勢。表 2 比較了此兩種架構。

因此，後 PA HBF 架構雖然元件數量較少，但也提高了對線性度、所需功率水準和相移器插入損耗的要求。

相移器的要求

為了實現後 PA 混合波束成形應用，必須滿足 5G 標準的波束管理要求和 mMIMO 系統的約束條件。

表 2: 後 PA 和前 PA 相移方法的比較

	後 PA 相移	前 PA 相移
優點	<ol style="list-style-type: none"> 1. 所需 PA/LNA 和迴圈器數量較少 2. 僅需使用相同 TRX 訊號透過 DPD 對單個 PA 進行線性化 3. 相移器可以整合在非常靠近天線元件的位置 	<ol style="list-style-type: none"> 1. 系統層面對相移器的插入損耗不敏感 2. 相移器需要處理的功率向當低 3. 鏈雜訊係數較低
缺點	<ol style="list-style-type: none"> 1. 相移器需要處理高功率並 IP3 性能非常高 2. 相移器的插入損耗應非常低，因為每 dB 的功率損耗都會導致無線電效率下降 3. RX 鏈雜訊係數較高 	<ol style="list-style-type: none"> 1. 需要使用同一訊號通過 DPD 對多個 PA 進行線性化 2. 需要叫大量的 PA/LNA

開關時間

5G 利用正交頻分多址 (OFDMA) 技術作為資料傳輸的核心手段。OFDMA 能夠在總頻寬內分配多個獨立的調變副載波，進而高效擴展資源，彈性適應不同使用者量及其相應的資料需求。

5G 標準規定以幀 (每幀持續 10 ms) 來傳輸資料，一幀由 10 個子幀 (每子幀持續 1 ms) 組成。其引入了「彈性 Numerology 學」的概念，支援在單個子幀內使用可變數量的時隙。時隙的長度和數量與副載波間距成比例，如表 3 所示。這些時隙定義了「資源網格」的基本傳輸單元，每個資源網格由 12 個副載波和 14 個 OFDMA 符碼組成。

每個 OFDMA 符碼由主資料塊和附加迴圈首碼塊組成。迴圈首碼可減輕訊號通過各種路徑 (多徑) 傳播時產生的符碼間干擾，其本質上是相同訊號的迴圈重複，處理過程通常會將其刪除，以防止不同符碼重疊。迴圈首碼時間間隔是進行波束切換的理想時間段，因為在此期間不傳輸任何資料。對於 FR1 標準 (sub-6 GHz 應用)，最小迴圈首碼持續時間設定為 1.17 μs ，該持續時間從根本上定義了相移器應支援

表 3: 5G 迴圈首碼時間取決於所選的「Numerology」

標準	副載波間隔	時隙長度	符碼時間	迴圈首碼時間
FR1	15 kHz	1 ms	66.7 μs	4.69 μs
FR1	30 kHz	0.5 ms	33.3 μs	2.34 μs
FR1/FR2	60 kHz	0.25 ms	16.7 μs	1.17 μs
FR2	120 kHz	0.125 ms	8.33 μs	0.59 μs
FR2	240 kHz	0.0625 ms	4.17 μs	0.29 μs

的切換時間 (見表 3)。

功率水準處理

在典型 mMIMO 系統中，平均總發射功率輸出約為 55 dBm (320 W)。假設將該功率分配到 32 個活躍傳輸管道上，則每個放大器分配的平均功率約為 40 dBm。透過相移器的功率根據所採用的不同功率分路數量而有所不同，如表 4 所示。


表 4: 相移器功率處理要求

相移器中的平均功率	峰值功率	假設峰均比為 8 dB
1 分 2	37 dBm	45 dBm
1 分 4	34 dBm	42 dBm

線性度

由於非線性三階互調機制，通過相移器的訊號不應受到干擾。在功率放大器和帶通濾波

圖 5: 5G 資料幀結構



器之後，互調產物不應超過一定的限度。相移器的輸入截取點 (IIP3) 參數可定義元件的三階互調失真 (IM3)。當入射功率為 37 dBm 時，要使互調產物低於 -60 dBm，則 IIP3 至少應為 81 dBm。

$$IIP3 = \frac{3 \times (P_{total} - 3) - IM3}{2} \quad (3)$$

插入損耗

相移器位於 PA-LNA 前端和天線之間，因此其插入損耗直接影響傳輸期間的發射功率和接收操作期間的系統整體雜訊係數。例如，假設相移器的插入損耗為 3 dB，這將帶來 50% 的功率損耗，導致系統效率極低。HBF 的優勢包括降低 DFE 和 TRX 功耗，但同時也會帶來額外功率損耗，權衡時應綜合優缺點仔細考慮。改善相移器插入損耗將會提升無線電的效率，進而降低 mMIMO 無線電的營運成本，而這是營運業者重點考慮的因素。

成本

HBF 架構中的另一個零組件是相移器。為使該架構在經濟上更具吸引力，附加相移器 (CostPS) 和 PCB 分路網路 (CostSN) 的成本應該低於收發器通道和功率放大器數量減少所節省的成本 (CostTRX+ CostPA)，如公式 4 所示。

$$(Cost_{PS} + Cost_{SN}) < (Cost_{TRX} + Cost_{PA}) \times \left(1 - \frac{1}{M}\right) \quad (4)$$

其中，M 為分路因數。對於 1 分 2 配置，相移器和分路網路的總成本應該小於 PA 和 TRX 成本的一半。下一代系統的工作頻率預計在 7 GHz 左右，相較於現有的約 3.5 GHz mMIMO 系統，收發器單元的數量可能會增加四倍。因此，後 PA 相移器所節省的成本預計將成為支援下一代部署的關鍵因素。

使用兩個 SP4T 開關的高性價比相移器

如表 2 和要求部分所強調的，後 PA 相移器方法的有效性取決於能否實現更低插入損耗和卓越的線性度 (互調性能)，進而以更小的失真實現最大化輻射功率。對於傳統晶片內相移器來說，同時實現低插入損耗和高線性度是一項挑戰。相較於在低損耗 PCB 襯底上實現延遲線，造成損耗問題的主要原因是晶片內金屬存在固有電阻和有損電介質材料。雖然可以優化晶片內損耗元件，但實現高線性度是一個難題，因為這兩個參數在目前的晶片內相移器技術中呈負相關。

在低損耗襯底上創建一個四步相移器需要配置兩個背靠背排列的 SP4T 開關。SP4T 開關的每個 RF 臂透過不同物理長度的 RF 佈線互連，進而產生不同的時間延遲，並因此在所需頻率處產生相移。為了防止整體結構的相位誤差，SP4T 開關應在所需頻段內提供良好的隔離 (即 >20 dB)。在這四條延遲線中，一條被指定為參考延遲線，而其餘三條引入額外相移的線路則根據參考延遲線進行標準化處理，如圖 6 所示。這些延遲線印製在 PCB 上，因此元件變化對相位步驟的影響更小。


透過比較其中一條延遲線與輔助線的物理長度差異，可以確定相對相移，如下式所示：

$$\Delta\psi = 2\pi \left(\frac{\Delta L}{\lambda}\right) \quad (5)$$

在該等式中， ΔL 表示兩條延遲線的物理長度差， λ 表示 PCB 上的波長。該等式顯示，相移與頻率呈線性關係，因此可以輕鬆地將此方法擴展到各種頻率或寬頻寬上。

此種方法提出了特定要求，包括同時實現低插入損耗、高 RF 功率處理能力和高 IP3 性能，以及在此背景下採用的 SP4T 開關應能高速切換。要同時實現這些特性是一項艱鉅的任

圖 6: 使用背靠背 SP4T 開關的開關線相移器實現



務，然而，ADI 的高線性度 SP4T ADRF5347 則可滿足這些要求。其在 3.6 GHz 時的插入損耗為 0.4 dB，同時輸入 IP3 額定值超過 84 dBm。此外，元件具備平均值 37 dBm、峰值 47 dBm 的 RF 功率處理能力，適合處理以高峰均比著稱的複雜通訊訊號。值得注意的是，其切換操作可在約 700 ns 內完成，此一特性由其專利設計實現，符合 5G 無線電標準的嚴格要

求。

背靠背 SP4T 相移器是一種空間利用率很高的實現方案，如圖 7 所示。該參考設計在 3.6 GHz 時實現了 30° 相位增量。SP4T 元件尺寸為 4 mm × 4 mm，兩個元件之間間隔 4 mm，電源和控制電容可以密集安裝。無需對每個 SP4T 開關進行單獨控制，而是可以使用反相邏輯進行編程，進而使用同一組控制線來

圖 7: 使用 SP4T 開關的背靠背相移器參考設計





圖 8: 相位步驟和端對端 OIP3




控制兩個開關。例如，當第一個開關選擇 RF1 臂時，第二個開關同時選擇 RF4 臂，這些都透過同一控制邏輯來實現。此種節省空間的相移器模組可以在所有天線元件上進行複製。

該設計在 Aerowave AW-300 上實現，其中原有的低被動互調產物和低 RF 損耗特性非常適合此種應用。RF 襯底的選擇不僅對減小損耗具有重要意義，而且還可能影響整體端對端 IP3，在其被動互調特性不太高時影響更大。對於單一 SP4T ADRF5347，輸入 IP3 典型值超過 84 dBm。以級聯配置連接兩個如此的 SP4T 開關時，無論選擇何種相位線，端對端 IP3 性

能均可達到 81 dBm 以上，如圖 8 所示。

在不同延遲線之間切換是實現所需相移的簡單方法。然而也許注意確保這四條線在插入損耗和回波損耗方面的差異，因為此種差異會帶來不利影響。對於每種相位選擇，SP4T 開關都能表現出優異的插入損耗和回波損耗性能，並實現穩健的級聯性能。如圖 9 所示，在 3.6 GHz 時插入損耗保持在 ± 0.025 dB 範圍內，並且所有相位選擇的回波損耗都優於 24 dB。此種優異的表現得益於 SP4T 開關 (ADRF5347) 的所有 RF 通道都能夠同時實現低插入損耗和低回波損耗。

圖 9: 背靠背相移器的插入損耗和回波損耗性能



結論

總之，基於 SP4T 開關的相移器利用 HBF 方法大幅降低了 mMIMO 系統的成本。ADI 的 ADRF5347 有效解決了後 PA 相移器的挑戰，實現了更低插入損耗、高線性度和穩健的功率處理。插入損耗低的開關有助於直接提升無線電的能效比，進而降低營運業者的電力相關營業成本。

ADRF5347 工作頻率範圍為 1.8 至 3.8 GHz，可滿足此頻譜內各種 mMIMO 應用的需求。預計 mMIMO 系統未來將擴展到 7.125 GHz，而本文所提出的原理便為此可擴展性打下了堅實基礎。重要的是，ADRF5347 不僅適用於 mMIMO 系統，還可以用於小型基地台、大型基地台、毫米波和衛星通訊等各種無線電系統，提升相移器的波束成形效能。

此外，此種創新方法並不侷限於傳統的通訊系統，而是還能用於雷達應用和 RF 感測 / 成像領域，證明了 HBF 廣泛適用於解決各類棘手技術挑戰的潛力。本質上，此款元件為無線通訊、乃至更廣泛的領域開闢了經濟高效、支援擴展且影響深遠的解決方案。

參考文獻

- 1 《愛立信行動報告》，愛立信，2024 年。
- 2 「利用超大規模 MIMO 提升 5G-Advanced 和 6G 巨集行動通訊容量」，諾基亞貝爾實驗室，2021 年 10 月。
- 3 Claire Masterson. 「RF 通訊的數位預失真：從等式到實現方案」，《類比對話》，第 56 卷，2022 年 4 月。
- 4 Peter Delos, Bob Broughton 和 Jon Kraft. 「相位陣列天線方向圖 — 第 1 部分：線性陣列波束特性和陣列因數」，《類比對話》，第 54 卷，2020 年 5 月。
《5G 用先進天線系統》，5G Americas，2019 年 8 月。 

Supermicro 追加推出新型最高效能 Intel 架構 X14 伺服器

Supermicro 在其 X14 系列產品線中新增具有最高效能 GPU、多節點配置、機架式設計的新型系統，這些系統搭載了採用效能核心的 Intel Xeon 6900 系列處理器 (原產品代號 Granite Rapids-



AP)。新型領先業界的工作負載最佳化伺服器系列，可滿足來自現代資料中心、企業和服務供應商的需求。繼搭載 Xeon 6700 系列處理器 (採用效率核心) 的效率最佳化 X14 伺服器在 2024 年 6 月被推出後，今天追加推出的系統機型使 Supermicro X14 系列具備最高的運算密度與算力，提供業內機型種類最全面的最佳化伺服器，支援從高需求的 AI、高效能運算 (HPC)、媒體與虛擬化，到高能效邊緣應用、橫向擴充型雲端原生與微服務應用程式等多元工作負載。

這些新型 Supermicro X14 系統採用完全重新設計的架構，包括全新 10U 和多節點機型規格，能支援新一代 GPU 和更高的 CPU 核心密度，另外也具有每個 CPU 搭配 12 組記憶體通道的升級版記憶體插槽配置，以及記憶體頻寬比 DDR5 DIMM 高出 37% 的全新 MRDIMM。

Supermicro 的新型最高效能 X14 系統支援採用效能核心的全新 Intel Xeon 6900 系列處理器，此外，於 2024 年 6 月推出的 X14 效率最佳化系統則支援採用效率核心的 Intel Xeon 6700 系列處理器。這些系統所提供的插槽可支援將於 2025 年第一季度推出，採用效能核心的 Intel Xeon 6900 系列處理器，以及採用效率核心的 Intel Xeon 6700 系列處理器，進而帶來額外的靈活性，使系統在每核心效能或每瓦效能方面都能實現最佳化。

配置了搭載效能核心的 Intel Xeon 6900 系列處理器後，Supermicro 系統可支援內建 Intel AMX 加速器上的新型 FP16 指令，進一步強化 AI 工作負載效能。這些系統內的每個 CPU 搭配 12 組記憶體通道，支援最高 8800MT/s 的 DDR5-6400 與 MRDIMM，以及 CXL 2.0，同時也為高密度、符合業界標準的 EDSFF E1.S 和 E3.S NVMe 硬碟提供更廣泛的支援。