在半導體不到百年的歷史軌跡中，大部分的演進是由上而下推展；然物聯網(IoT)腳步的逼近，帶動許多穿戴式、嵌入式的創新連網裝置問世，外觀樣貌不像電腦、手機一般「循規蹈矩」，電子元件對體積與功耗也有更嚴苛的要求。在市場殷切期盼下，加上環保意識高漲、摩爾定律亦不再所向披靡，迫使上游設計、製造端不得不從製程和材料源頭尋求解決之道。製程微縮下的電鍍(Plating)、光阻剝離(Stripping)、蝕刻(Etching)，在在充滿挑戰。
為增進覆晶(Flip Chip)、扇出型(Fan- out)等先進封裝的良率及元件可靠度，銅柱凸塊(Copper Pillar Bump, CPB)電鍍須加大縱深、拉高「深寬比」(aspect ratio)；系統級封裝(SiP)的黏晶／銲接材料質地須精細；填膠手法須更迅速有效……。總之，孔洞或氣泡(Void)是這些工序的最大公敵，必須極力避免。
另一方面，軟性電路板需求興起，讓3D列印＋奈米氣溶膠噴塗＋雷射燒結技術前景看俏；為防堵有機雜質作祟，電漿感測與色材也有長足進展。此外，智慧工廠的導入與一條龍式的原料控管，對製程有著絕對的助益。以上種種，不只是IC設計業者所關注的頭號大事，也是系統開發者慎選元器件的重要參考。
本期內容:
觀察1 :IoT 裝置帶動扇出型封裝成長
觀察2 : 裝置微型化，晶片層疊封裝複雜
觀察3 : 填膠前可望省略電漿清洗工序
觀察4 :Fan-out RDL 讓封裝體積更纖巧
觀察5 : 元件型態多元，電漿評估不易
觀察6 : 跨廠區、跨設備資料整合難度高
觀察7 : 製程微縮，致命污染源無孔不入
