富士通(Fujitsu)與Cadence益華電腦建立全球合作關係開發先進SoC設計環境
本文作者：admin
點擊：12069
2004-08-23 00:00
前言：
提供0.13微米以上大型積體電路晶片最短的設計時程
富士通(Fujitsu)與Cadence益華電腦日本分公司於今日宣佈簽訂一項全球合作關係之協定，雙方將共創先進系統單晶片（System-on-Chip）的設計環境。依照此協定所建構的設計環境，進一步因應先進SoC開發新設計方法的需求。
目前市場對於先進SoC開發設計方法有迫切的需求，尤其是整合了90奈米以上最新製程技術的SoC設計。持續的技術演進帶動了半導體產業快速的生產循環，並受瞬息萬變的市場波動所影響，使得新設計方法以及新的設計環境的開發益發困難。
富士通與Cadence益華電腦簽署的設計夥伴協定，預期將透過較短的設計前置時間與改善的設計品質，強化富士通的設計方法。此項合作關係協定是一個電子設計自動化的革命性協定，因其提供的設計解決方案超越了單純的電子設計自動化工具的銷售協定。
此項協議的特色如下：
- 此項協定涵蓋了數以萬計的Cadence益華電腦授權(licenses)，包括大量的SoC Encounter ™授權。
- 全球富士通及所有其設計中心將透過此協定，取得Cadence開發設計工具的使用權。
- 除了一般的支援服務外，Cadence益華電腦對全球富士通及所有其設計中心提供整體性的人力支援。
- 成為策略事業夥伴後，富士通及Cadence益華電腦將合作開發設計方法，整合設計方法及技術，並計畫向美國及中國市場擴充其全球業務合作。
在此協定下，富士通與其所有設計中心將採用結合了各樣開發工具的使用授權，以及用於0.13微米以下的SoC開發的新設計方法－physical prototyping。哂昧烁邩藴实脑O計環境來縮短設計時程。此項設計方法也將非常有效地縮小晶粒尺寸、降低雜訊、並減少能源消耗。
這些優勢讓富士通可以縮短SoC的設計時程，尤其對客戶緊迫的產品開發時程貢獻良多。
做為超越傳統電子設計自動化供應商的SoC技術夥伴，Cadence益華電腦將藉由建立專屬內部組織對富士通全球設計中心提供集中化的服務以支援富士通SoC的業務。
富士通的大型積體電路事業群資深企業副總兼集團總裁，Shigeru Fujii先生說，“當大型積體電路功能更複雜、規模更大，設計及開發就越困難，所以要哂米钚碌募夹g才能縮短開發前置時間。為了要克服這些問題，富士通正在打造一個新的整合元件製造廠（IDM: Integrated Device Manufacturer）的營吣Ｊ剑c客戶及供應商建立策略夥伴關係。與Cadence益華電腦的協定，亦是這個新IDM營吣Ｊ降囊粋�成果。我們將藉由提升我們的開發環境到世界最高等級，以協助我們的客戶增加其產品競爭力。”
富士通大型積體電路事業群設計方法開發處總經理，Kazuyuki Kawauchi說“透過此項與Cadence益華電腦的協定，我們所有的設計中心及全球富士通集團將