大約4、5年前，在FPGA和傳統ASIC業界之間悄悄興起了一個新名詞：結構化ASIC(Structured ASIC)，這個有人將它視為理想折衷，也有人將它評為一時風潮而噓聲不斷。雖然部分調研機構仍對結構化ASIC持樂觀的看法，甚至認為到2008年時將達10億美元的規模！究竟，這個夾縫中求生存的解決方案，未來是否會有增長空間？
當半導體製程越往深亞微米、納米等級邁進，高昂的光罩與流片(NRE)費用勢必成為業者的一大負擔；一旦中途發生設計變更或製造流程有瑕疪，對於一板一眼的ASIC來說，先前投入只能忍痛付諸流水！另由於科技產業變化迅速，往往能取得先佔優勢(first-mover)，特別是在以“吸脂策略”為訴求的高價消費類電子產品上。只要功能特性正中消費大眾下懷，領先時間幅度又夠大的話，待得競爭者推出類似產品，也多只能望塵莫及、很難後來居上；就算勉強爭得一席之地，先進者很可能已借著同一基礎架構之利，乘勝發佈第二代新品。結構化ASIC的發跡初衷，即是為了平衡投片成本與設計靈活性而生。
夾縫中求生存的折衷方案
以可編程見長的FPGA，由於晶片面積利用率低，必須耗用更多的電路面積才能實現與ASIC相同的功用，耗電亦大(高階FPGA因為靜態漏電過多，耗電問題可能更嚴重)；且為使晶片內各單元能同步，在運作的時序和時鐘上常有諸多牽制，無法像ASIC能有更多優化處理，也不易取得量產效益。而理想上，結構化ASIC能運用In-System Program的系統內程式燒錄技術，正式產品出貨後依舊可修改電路的特性，正可彌補此空缺。
ChipX公司是結構化ASIC發起廠商之一，該公司成立之初即專精於發展Structured ASIC，目前有CX2000、CX3000、CX4000、CX5000、CX6100、以及CX6200等，倡導“FPGA用於開發產品原型，結構化ASIC用於小量生產，待經過市場歷練後，再提供將結構化ASIC轉成標準電路單元ASIC的服務”的三足鼎立說；著名FPGA廠商Altera也力贊此論調，以HardCopy結構化ASIC解決方案企圖為FPGA另辟財源，迄今已推出兩代產品；其HardCopy II宣稱采0.13μm製程，有2層金屬層可供客制化，在效能表現上比Altera自有的FPGA──Stratix II快上50%，同時用電比Stratix II少上40%。Altera也是少數勇於正面公佈營收資料的廠家，中國區銷售總監趙典鋒表示，去年結構化ASIC對Altera整體營收的貢獻度為5%，且依他們的看法，該市場仍處於萌芽期，相信未來仍有增長的趨勢。
而eASIC公司的Structured ASIC為FlexASIC，該公司對FlexASIC最特別的主張是“零NRE成本”、無最低的投產訂量限制、往返時間低於3星期，並進一步打破前述ASIC、結構化ASIC和FPGA各有所長的說法，主張可將原型設計一路到底進行量產。此外，日系廠商算是對結構化ASIC最為投入者，富士通的AccelArray同樣打著介於FPGA、Cell-based ASIC間的優點，標榜定制化邏輯集中在3層金屬光罩層，預先排布的記憶體、類比相鎖回路、及相關邏輯，此外也采內嵌正反器以降低用電，I/O Cell部分可規劃成各種需求的邏輯傳輸信號型態，強調能在一個月不到的數星期內讓晶片及時上市；而NEC則與Synplicity合作，由Synplicity提供EDA輔助軟體工具──Amplify ISSP Pro，讓晶片設計者的RTL層次設計圖能盡速轉化成可正式投產的最終型態。
遭雙頭擠壓的中間消失地帶？
要將這麼一個新東西順利設計出來並加快量產腳步，少不得取得第三方廣泛的支持；那麼，他們的態度又是如何呢？核心IP供應商和EDA業者的動向尤為備受關注；在晶圓代工廠方面，據悉TSMC和UMC對此也有相當投入，而在IC設計服務業者方面，包括與兩家國際foundry廠商關係密切的智原科技(Faraday Tech)和創意電子(Global UniChip)在內的幾家要廠，對此亦甚表積極。
另一方面，Structured ASIC的業者自身也不敢忽略開發工具的重要性，紛紛發表相應軟體來便利使用者，如：Altera在HardCopy II上提供Nios II處理器、LSI Logic在RapdiChip上提供CoreWare的各類型應用IP……或內嵌或選用IP的做法；但奇怪的是，LSI Logic卻率先傳出退出結構化ASIC市場！再來檢視一下獨立的IP Core Provider方面，原本亦頗積極投入的Lightspeed(相應產品稱為Mask Reconfigurable IP，光罩可重配置IP)，也在今年初宣佈更名為Lightspeed Logic，並自身定位將從結構化ASIC供應商轉變為IP供應商……似乎都為該產品的前景蒙上一層陰影。
EDA工具方面亦不表樂觀。儘管陸續傳出Magma Design Automation、Synplicity和Synopsys等背書的消息，Synplicity卻在日前步上LSI Logic後塵，正式棄守結構化ASIC市場。雖然據悉，Synplicity總裁依舊矢口否認該市場的衰敗，並堅持其仍具有一定的成長潛力，但一方面卻又以行動宣告著：將重新調整該公司FPGA實現和ASIC驗證產品線的研發重點和人數。這是否都意謂著所謂結構化ASIC已陷入“stuck in the middle”的泥淖？細剖其原因不外乎：結構化ASIC的成本仍較標準晶胞(Standard Cell)的ASIC高，而在設計靈活性上顯然又不如FPGA。
進一步細剖反對聲浪主要來自於：ASIC業者多譏諷這只是遊走在邊緣的把戲，在執行效能上遠不如硬體固化後來得穩定，且一旦光罩成本能有所突破，ASIC投片費用將可能獲得大幅調降；而對大部分FPGA來說，多主張只要FPGA持續強勁發展，Structured ASIC所強調的中間價值亦將蕩然無存。其次，Structured ASIC還是需要開設光罩，然後送至晶圓代工廠進行投產，勢必牽涉到晶圓廠的製程技術問題，因此製程的標準化對Structured ASIC而言相當重要。反觀目前的Structured ASIC尚缺乏一套標準化的製造流程，倒是行之有年的ASIC、FPGA在製程上有相當成熟的標準化，倘若要抽換、轉移整體過程中的任一環節都可以很平順，同時過程中有任何的穿插也能輕易地接軌、整合。
最後一個不利於結構化ASIC的因素是：儘管據統計，現有ASIC製作件數中，約有高達61%的比例會重出光罩，這也是當初可編程需求之所以應聲而起的原因。然而隨著無光罩微影、3D晶圓電路設計等製程技術的演進，一旦每單位面積的電路成本銳減、佈線的距離有效縮短、佈線方式更具彈性、用電性大幅改善、效能也顯著提升後，結構化ASIC所謂“中間價值”這個誘因，是否會更顯得蕩然無存？
固守FPGA城池 擴展應用也是出路
事實上，最早於1986年提出FPGA一詞的賽靈斯(Xilinx)，在多年前也曾嘗試過類似Structured ASIC型態的做法，當時稱為HardWire，卻因發現在大規模解決方案的開發過程中，保持時序(timing)的問題變得日益艱難，隨後放棄推行，而改以EasyPath FPGA代之，將FPGA轉化成ASIC的程式時間、成本再行縮短，以既有模式、程式的強化來因應Structured ASIC。Xilinx認為，以既有FPGA進行整體開發程式的再精進提升，即可達到Structured ASIC所提倡的“低NRE、快TAT”價值。
Xilinx亞太區行銷董事鄭馨南表示，由於資源集中的“專精”策略奏效，其2005年總體銷售額已回到2000年高峰的水平，恢復元氣的力道驚人。為開展FPGA的應用，賽靈斯於去年第4季開始把目光投向嵌入式微處理器，將高階DSP市場列為研發重心，基於Virtex-4系列推出XtremeDSP。這麼一來，是否又會踩到ASIC廠商的地盤？賽靈思的解釋是，他們與ASIC廠商保持的是Co-Competition競合態勢，有些通信應用的客戶群為追求更優化的效能，會在DSP之外另加上一個“輔助運算器”(Co-processor)，此時具有完全可編程好處的FPGA，便是因應定制化需求的極佳選擇。
由於使用新的DSP演算法提高DSP的整合度，讓設計人員可借助500 MHz下多達512個XtremeDSP區塊，來應對複雜的挑戰，實現大量中頻－基頻下變頻通道、用於3G擴頻譜系統的128X晶片速率處理，以及高解析度H.264和MPEG-4編碼/解碼演算法。晶片中的XtremeDSP區塊經過定制，可以獨立達到500MHz的性能，或整列組合在一起以實現DSP功能；且支援40多個動態控制的操作模式，包括乘法器、乘法器──累加器、乘法器──加法器/減法器、三輸入加法器、桶形移位元器、寬匯流排多工器或寬計數器。
此外，FPGA的發展也幫助推動了最新製程技術的發展。例如，Xilinx的Spartan-3元件很早就採用了90nm、300mm製程的tape-out，並很快推出了採用相應製程製造的元件，而Virtex-II Pro系列可提供更高的密度和更大的封裝尺寸。之後，繼2004年率先推出基於三極柵氧化層技術、以便能夠在整個元件上選擇性地優化性能、功耗和操作電壓的90nm Virtex-4系列，日前賽靈思展示了其65nm製程新一代Virtex FPGA系列中的首款元件，現已開始向試用客戶提供軟體，將於2006年下半年全面供貨。平臺化的FPGA好處還不止在於邏輯閘和I/O數量，還有豐富的設計資源；Xilinx平臺FPGA整合了區塊記憶體、軟/硬處理器核心、DSP功能和可編程I/O連接功能，以及由Xilinx公司和第三方供應商開發的其他IP，這些對於DSP系統實現非常關鍵。每個設計小組還為完全可編程的元件增添了他們自己的差異化IP，完全的可編程能力為半導體晶片提供了最大的靈活性和最有效的使用。
結語：發揮所長據以清晰定位才是重點
在目前所有的FPGA業者中，只有Altera一家是對Structured ASIC表示支持，其餘的FPGA業者幾乎是一面倒地表示異議，而傾向強化FPGA轉成Structured AISC的程式成本與時間。在日前一場和Altera公司亞太區市場總監梁樂觀的會晤中，編輯忍不住又提及了這個話題，並詢問他對近來結構化ASIC業態演變的觀感。對此，他有著另一套的解讀：雖然陸續傳出一些廠商退出結構化ASIC領域的消息，但這只代表著他們個別的決定，並不意謂著這個市場的黯淡。以LSI Logic的案例來看，由於他們畢竟是以ASIC起家的，客戶規模雖大，但數量卻少，自然在像結構化ASIC這種還是要以“量”取勝的戰局中，顯得較為力不從心；但Altera就不同了，他們是從FPGA的角度出發來配置公司資源，在既有客戶基礎上也較佔優勢(客戶數約是一般ASIC的10倍之多)，因此Altera還是相當看好結構化ASIC的市場。
這樣的說法，彷佛也和前述Synplicity總裁所見略同。其實換個角度思考，由於數位晶片的複雜度愈來愈高，為了讓產品儘早上市，有許多設計人員越來越傾向使用可立即派上用場的IP硬核，而非強調設計靈活性的軟核(這點和ARM中國總裁譚軍在市場上的親身體驗是一樣的)，這對Structured ASIC的發展未必不是件好事。何況，時代在演進，名詞的涵義也不再那麼絕對；今日的ASIC早已脫離最初那種全訂製型、Gate Level或Gate Array的層級，取而代之的是Cell-based ASIC；而FPGA逐漸朝向韌體化發展，將一些功能電路內嵌於其中，除了可程式化的組態記憶體，也加入了微處理器(MPU)、數位信號處理器(DSP)、高速串列介面等資源，大有融合之勢。若就此片面定論結構化ASIC再無生存空間，似乎也略嫌武斷；或許誠如Altera梁樂觀先生所說：“市場的成敗，是取決於從什麼角度來思考；以結構化ASIC來說，從FPGA為出發點來運作，顯然要比從ASIC較具優勢。總歸一句：凡事要審慎“衡外情，量己力”，客觀確認自身長處然後據以發揮，才是正道！
當半導體製程越往深亞微米、納米等級邁進，高昂的光罩與流片(NRE)費用勢必成為業者的一大負擔；一旦中途發生設計變更或製造流程有瑕疪，對於一板一眼的ASIC來說，先前投入只能忍痛付諸流水！另由於科技產業變化迅速，往往能取得先佔優勢(first-mover)，特別是在以“吸脂策略”為訴求的高價消費類電子產品上。只要功能特性正中消費大眾下懷，領先時間幅度又夠大的話，待得競爭者推出類似產品，也多只能望塵莫及、很難後來居上；就算勉強爭得一席之地，先進者很可能已借著同一基礎架構之利，乘勝發佈第二代新品。結構化ASIC的發跡初衷，即是為了平衡投片成本與設計靈活性而生。
夾縫中求生存的折衷方案
以可編程見長的FPGA，由於晶片面積利用率低，必須耗用更多的電路面積才能實現與ASIC相同的功用，耗電亦大(高階FPGA因為靜態漏電過多，耗電問題可能更嚴重)；且為使晶片內各單元能同步，在運作的時序和時鐘上常有諸多牽制，無法像ASIC能有更多優化處理，也不易取得量產效益。而理想上，結構化ASIC能運用In-System Program的系統內程式燒錄技術，正式產品出貨後依舊可修改電路的特性，正可彌補此空缺。
ChipX公司是結構化ASIC發起廠商之一，該公司成立之初即專精於發展Structured ASIC，目前有CX2000、CX3000、CX4000、CX5000、CX6100、以及CX6200等，倡導“FPGA用於開發產品原型，結構化ASIC用於小量生產，待經過市場歷練後，再提供將結構化ASIC轉成標準電路單元ASIC的服務”的三足鼎立說；著名FPGA廠商Altera也力贊此論調，以HardCopy結構化ASIC解決方案企圖為FPGA另辟財源，迄今已推出兩代產品；其HardCopy II宣稱采0.13μm製程，有2層金屬層可供客制化，在效能表現上比Altera自有的FPGA──Stratix II快上50%，同時用電比Stratix II少上40%。Altera也是少數勇於正面公佈營收資料的廠家，中國區銷售總監趙典鋒表示，去年結構化ASIC對Altera整體營收的貢獻度為5%，且依他們的看法，該市場仍處於萌芽期，相信未來仍有增長的趨勢。
而eASIC公司的Structured ASIC為FlexASIC，該公司對FlexASIC最特別的主張是“零NRE成本”、無最低的投產訂量限制、往返時間低於3星期，並進一步打破前述ASIC、結構化ASIC和FPGA各有所長的說法，主張可將原型設計一路到底進行量產。此外，日系廠商算是對結構化ASIC最為投入者，富士通的AccelArray同樣打著介於FPGA、Cell-based ASIC間的優點，標榜定制化邏輯集中在3層金屬光罩層，預先排布的記憶體、類比相鎖回路、及相關邏輯，此外也采內嵌正反器以降低用電，I/O Cell部分可規劃成各種需求的邏輯傳輸信號型態，強調能在一個月不到的數星期內讓晶片及時上市；而NEC則與Synplicity合作，由Synplicity提供EDA輔助軟體工具──Amplify ISSP Pro，讓晶片設計者的RTL層次設計圖能盡速轉化成可正式投產的最終型態。
遭雙頭擠壓的中間消失地帶？
要將這麼一個新東西順利設計出來並加快量產腳步，少不得取得第三方廣泛的支持；那麼，他們的態度又是如何呢？核心IP供應商和EDA業者的動向尤為備受關注；在晶圓代工廠方面，據悉TSMC和UMC對此也有相當投入，而在IC設計服務業者方面，包括與兩家國際foundry廠商關係密切的智原科技(Faraday Tech)和創意電子(Global UniChip)在內的幾家要廠，對此亦甚表積極。
另一方面，Structured ASIC的業者自身也不敢忽略開發工具的重要性，紛紛發表相應軟體來便利使用者，如：Altera在HardCopy II上提供Nios II處理器、LSI Logic在RapdiChip上提供CoreWare的各類型應用IP……或內嵌或選用IP的做法；但奇怪的是，LSI Logic卻率先傳出退出結構化ASIC市場！再來檢視一下獨立的IP Core Provider方面，原本亦頗積極投入的Lightspeed(相應產品稱為Mask Reconfigurable IP，光罩可重配置IP)，也在今年初宣佈更名為Lightspeed Logic，並自身定位將從結構化ASIC供應商轉變為IP供應商……似乎都為該產品的前景蒙上一層陰影。
EDA工具方面亦不表樂觀。儘管陸續傳出Magma Design Automation、Synplicity和Synopsys等背書的消息，Synplicity卻在日前步上LSI Logic後塵，正式棄守結構化ASIC市場。雖然據悉，Synplicity總裁依舊矢口否認該市場的衰敗，並堅持其仍具有一定的成長潛力，但一方面卻又以行動宣告著：將重新調整該公司FPGA實現和ASIC驗證產品線的研發重點和人數。這是否都意謂著所謂結構化ASIC已陷入“stuck in the middle”的泥淖？細剖其原因不外乎：結構化ASIC的成本仍較標準晶胞(Standard Cell)的ASIC高，而在設計靈活性上顯然又不如FPGA。
進一步細剖反對聲浪主要來自於：ASIC業者多譏諷這只是遊走在邊緣的把戲，在執行效能上遠不如硬體固化後來得穩定，且一旦光罩成本能有所突破，ASIC投片費用將可能獲得大幅調降；而對大部分FPGA來說，多主張只要FPGA持續強勁發展，Structured ASIC所強調的中間價值亦將蕩然無存。其次，Structured ASIC還是需要開設光罩，然後送至晶圓代工廠進行投產，勢必牽涉到晶圓廠的製程技術問題，因此製程的標準化對Structured ASIC而言相當重要。反觀目前的Structured ASIC尚缺乏一套標準化的製造流程，倒是行之有年的ASIC、FPGA在製程上有相當成熟的標準化，倘若要抽換、轉移整體過程中的任一環節都可以很平順，同時過程中有任何的穿插也能輕易地接軌、整合。
最後一個不利於結構化ASIC的因素是：儘管據統計，現有ASIC製作件數中，約有高達61%的比例會重出光罩，這也是當初可編程需求之所以應聲而起的原因。然而隨著無光罩微影、3D晶圓電路設計等製程技術的演進，一旦每單位面積的電路成本銳減、佈線的距離有效縮短、佈線方式更具彈性、用電性大幅改善、效能也顯著提升後，結構化ASIC所謂“中間價值”這個誘因，是否會更顯得蕩然無存？
固守FPGA城池 擴展應用也是出路
事實上，最早於1986年提出FPGA一詞的賽靈斯(Xilinx)，在多年前也曾嘗試過類似Structured ASIC型態的做法，當時稱為HardWire，卻因發現在大規模解決方案的開發過程中，保持時序(timing)的問題變得日益艱難，隨後放棄推行，而改以EasyPath FPGA代之，將FPGA轉化成ASIC的程式時間、成本再行縮短，以既有模式、程式的強化來因應Structured ASIC。Xilinx認為，以既有FPGA進行整體開發程式的再精進提升，即可達到Structured ASIC所提倡的“低NRE、快TAT”價值。
Xilinx亞太區行銷董事鄭馨南表示，由於資源集中的“專精”策略奏效，其2005年總體銷售額已回到2000年高峰的水平，恢復元氣的力道驚人。為開展FPGA的應用，賽靈斯於去年第4季開始把目光投向嵌入式微處理器，將高階DSP市場列為研發重心，基於Virtex-4系列推出XtremeDSP。這麼一來，是否又會踩到ASIC廠商的地盤？賽靈思的解釋是，他們與ASIC廠商保持的是Co-Competition競合態勢，有些通信應用的客戶群為追求更優化的效能，會在DSP之外另加上一個“輔助運算器”(Co-processor)，此時具有完全可編程好處的FPGA，便是因應定制化需求的極佳選擇。
由於使用新的DSP演算法提高DSP的整合度，讓設計人員可借助500 MHz下多達512個XtremeDSP區塊，來應對複雜的挑戰，實現大量中頻－基頻下變頻通道、用於3G擴頻譜系統的128X晶片速率處理，以及高解析度H.264和MPEG-4編碼/解碼演算法。晶片中的XtremeDSP區塊經過定制，可以獨立達到500MHz的性能，或整列組合在一起以實現DSP功能；且支援40多個動態控制的操作模式，包括乘法器、乘法器──累加器、乘法器──加法器/減法器、三輸入加法器、桶形移位元器、寬匯流排多工器或寬計數器。
此外，FPGA的發展也幫助推動了最新製程技術的發展。例如，Xilinx的Spartan-3元件很早就採用了90nm、300mm製程的tape-out，並很快推出了採用相應製程製造的元件，而Virtex-II Pro系列可提供更高的密度和更大的封裝尺寸。之後，繼2004年率先推出基於三極柵氧化層技術、以便能夠在整個元件上選擇性地優化性能、功耗和操作電壓的90nm Virtex-4系列，日前賽靈思展示了其65nm製程新一代Virtex FPGA系列中的首款元件，現已開始向試用客戶提供軟體，將於2006年下半年全面供貨。平臺化的FPGA好處還不止在於邏輯閘和I/O數量，還有豐富的設計資源；Xilinx平臺FPGA整合了區塊記憶體、軟/硬處理器核心、DSP功能和可編程I/O連接功能，以及由Xilinx公司和第三方供應商開發的其他IP，這些對於DSP系統實現非常關鍵。每個設計小組還為完全可編程的元件增添了他們自己的差異化IP，完全的可編程能力為半導體晶片提供了最大的靈活性和最有效的使用。
結語：發揮所長據以清晰定位才是重點
在目前所有的FPGA業者中，只有Altera一家是對Structured ASIC表示支持，其餘的FPGA業者幾乎是一面倒地表示異議，而傾向強化FPGA轉成Structured AISC的程式成本與時間。在日前一場和Altera公司亞太區市場總監梁樂觀的會晤中，編輯忍不住又提及了這個話題，並詢問他對近來結構化ASIC業態演變的觀感。對此，他有著另一套的解讀：雖然陸續傳出一些廠商退出結構化ASIC領域的消息，但這只代表著他們個別的決定，並不意謂著這個市場的黯淡。以LSI Logic的案例來看，由於他們畢竟是以ASIC起家的，客戶規模雖大，但數量卻少，自然在像結構化ASIC這種還是要以“量”取勝的戰局中，顯得較為力不從心；但Altera就不同了，他們是從FPGA的角度出發來配置公司資源，在既有客戶基礎上也較佔優勢(客戶數約是一般ASIC的10倍之多)，因此Altera還是相當看好結構化ASIC的市場。
這樣的說法，彷佛也和前述Synplicity總裁所見略同。其實換個角度思考，由於數位晶片的複雜度愈來愈高，為了讓產品儘早上市，有許多設計人員越來越傾向使用可立即派上用場的IP硬核，而非強調設計靈活性的軟核(這點和ARM中國總裁譚軍在市場上的親身體驗是一樣的)，這對Structured ASIC的發展未必不是件好事。何況，時代在演進，名詞的涵義也不再那麼絕對；今日的ASIC早已脫離最初那種全訂製型、Gate Level或Gate Array的層級，取而代之的是Cell-based ASIC；而FPGA逐漸朝向韌體化發展，將一些功能電路內嵌於其中，除了可程式化的組態記憶體，也加入了微處理器(MPU)、數位信號處理器(DSP)、高速串列介面等資源，大有融合之勢。若就此片面定論結構化ASIC再無生存空間，似乎也略嫌武斷；或許誠如Altera梁樂觀先生所說：“市場的成敗，是取決於從什麼角度來思考；以結構化ASIC來說，從FPGA為出發點來運作，顯然要比從ASIC較具優勢。總歸一句：凡事要審慎“衡外情，量己力”，客觀確認自身長處然後據以發揮，才是正道！
