明導國際 (Mentor Graphics) 日前宣佈推出Calibre® nmDRC工具，也為傳統的設計規則檢查 (DRC) 作業帶來新定義。這套工具大幅縮短總週期時間，還整合了關鍵區域分析及關鍵特徵辨識等克服奈米時代生產良率挑戰所需的多項重要功能。
Calibre nmDRC是Mentor新平台Calibre nm Platform的一部份。這套平台象徵EDA產業解決奈米設計複雜性的做法將出現重大轉變。
傳統設計規則檢查工具的演進
在奈米技術領域裡，實體驗證已成為多個階段組成的精密程序，需要高度整合的方法來處理和應付複雜設計的龐大資料量。隨著設計的規模日趨複雜龐大、錯誤的數目持續增加以及驗證過程的迭代次數越來越多，總週期時間也變得越來越長。Calibre nmDRC以一種革命性的新方法回應縮短週期時間的需求，它提供四種關鍵功能使得Calibre nmDRC截然不同於傳統的設計規則檢查工具
• Hyperscaling技術把更高擴充性和超快的執行速度提供給需要大量運算的應用。這項技術提供多種先進資料處理方法，它們可以透過速度最快的單CPU和多CPU效能在數秒內完成功能方塊驗證，全晶片驗證也僅需數小時。Hyperscaling可以延長現有共享記憶體處理器系統的使用壽命，同時充份利用成本較低的分佈式機架系統，進而大幅降低廠商的資本支出。
• 動態結果顯示 (Dynamic Results Visualization，DRV) 以及Incremental DRC大幅改變傳統迭代程序的循序作業流程。DRV可在第一輪驗證發現第一個錯誤後的幾秒內就讓設計人員展開除錯工作。等到錯誤更正後，Incremental DRC會針對修改部份執行並行驗證作業。這項功能讓設計人員一天就能完成多個執行/除錯週期，大幅縮短總週期時間。
• 整合性可製造設計 (DFM) 分析和增強功能讓設計人員做出電路佈局取捨，進而將隨機性、系統性和參數化的良率損失減至最少。透過設計規則檢查、良率分析和佈局修改，設計人員就能在更短時間內產生符合設計規則和高良率的佈局。
• 直接資料庫存取功能讓設計人員無論採用何種設計環境，都能在整個流程中更方便地使用Calibre nmDRC。常用設計和封裝資料庫 (LEF/DEF、MilkyWay、OpenAccess、GDSII和OASIS) 的直接讀取可省下資料串流輸出的處理步驟，進而加速設計規則檢查的週期時間。直接寫入功能則可將DFM增強資料寫回設計資料庫。最後，它還能支援OASIS串流檔案格式以縮小檔案，進而加快串流輸出以及幫助檔案傳輸和資料儲存。
「我們已經看到Hyperscaling技術在Calibre nmDRC的傑出表現。」智原科技設計開發主管Kun-Cheng Wu表示，「在我們以90奈米和130奈米為目標的現有設計裡，我們發現Hyperscaling的設計規則檢查速度最高達到現有版本的五倍。隨著設計日益複雜龐大，縮短實體驗證的執行時間變得更重要。我們非常感謝Mentor推出這套在Calibre nmDRC中表現優異的Hyperscaling技術。」
「我們對Calibre nmDRC的推出備感振奮，因為它為實體驗證的本質寫下新定義。Calibre nmDRC在客戶測試期間所收到的回應都是讚嘆不已。」Mentor Graphics設計與製造部門副總裁暨總經理Joe Sawicki表示，「業界認為所有的創新全都來自於新創公司，Calibre卻是這項規律少見的例外之一。Calibre定義了創新，首先是透過Calibre YieldAnalyzer、Caliber YieldEnhancer和Calibre Litho Friendly Design工具提供唯一整合成一個共同平台的DFM工具，現在則是推出了Calibre nmDRC。」
次65奈米的挑戰
進入65奈米後，設計驗收 (signoff) 已不再僅是DRC和佈局與線路圖比對 (LVS)，這些基本的實體驗證工具現已獲得各種良率分析、佈局增強以及可轉印性 (printability) 等功能的支援。除此之外，日益複雜的奈米設計規則也反映出一項事實：想利用傳統驗收方法引導佈局工程師及其工具產生可製造的佈局將變得越來越困難。在奈米時代裡，傳統上以符合性為基礎 (compliance-based) 的驗收、DRC/LVS以及根據佈局圖 (as-drawn layout) 所進行的後佈局分析都無法產生良率令人滿意的設計。
為了確保使用奈米技術時能獲得高良率，設計人員必須超越設計規則檢查並進一步利用良率分析功能以取得新資訊和更強大的判斷能力。他們需要新的方法，以便在面對更複雜的製程約束條件和更激烈的製程變異時能夠評估他們的設計品質，同時觀察這些約束條件和變異對他們的設計品質影響。最後，他們還需要全新的工作環境，讓他們瞭解在這些影響當中，何者是他們在增強設計品質時所需要解決的最重要問題。Calibre nm Platform就是Mentor對於設計驗收需求的這項重大改變所提出的解答。
關於Calibre nm Platform
Calibre nm Platform為了因應奈米時代的設計需求，特別利用下一代Litho-Friendly Design (LFD)、設計規則檢查、解析度增強技術 (RET) 以及後佈局寄生參數的萃取與分析技術協助設計人員以高效率從規則式 (rule-based) 設計方法轉移到模型式 (model-based) 設計方法，進而大幅改善晶片的精確度和設計週期時間。就其核心而言，Calibre nm Platform還利用其底層架構固有的多項特性為客戶提供卓越不凡的價值：
• Calibre第五代資料處理引擎提供最快速的執行時間，分佈式處理則可使用低成本的Linux叢集
• 資料處理引擎是Calibre nm Platform的核心，它能確保所有應用的測試與實作都強大可靠
• 共同設計平台整合，可將所有Calibre nm Platform應用迅速部署到使用者的設計環境
• 涵蓋所有應用的整合式scripting環境 (SVRF和TVF)，使用者可以量身修改他們的設計與驗證環境以配合設計團隊不斷改變的特定需求
Calibre nmDRC是Mentor新平台Calibre nm Platform的一部份。這套平台象徵EDA產業解決奈米設計複雜性的做法將出現重大轉變。
傳統設計規則檢查工具的演進
在奈米技術領域裡，實體驗證已成為多個階段組成的精密程序，需要高度整合的方法來處理和應付複雜設計的龐大資料量。隨著設計的規模日趨複雜龐大、錯誤的數目持續增加以及驗證過程的迭代次數越來越多，總週期時間也變得越來越長。Calibre nmDRC以一種革命性的新方法回應縮短週期時間的需求，它提供四種關鍵功能使得Calibre nmDRC截然不同於傳統的設計規則檢查工具
• Hyperscaling技術把更高擴充性和超快的執行速度提供給需要大量運算的應用。這項技術提供多種先進資料處理方法，它們可以透過速度最快的單CPU和多CPU效能在數秒內完成功能方塊驗證，全晶片驗證也僅需數小時。Hyperscaling可以延長現有共享記憶體處理器系統的使用壽命，同時充份利用成本較低的分佈式機架系統，進而大幅降低廠商的資本支出。
• 動態結果顯示 (Dynamic Results Visualization，DRV) 以及Incremental DRC大幅改變傳統迭代程序的循序作業流程。DRV可在第一輪驗證發現第一個錯誤後的幾秒內就讓設計人員展開除錯工作。等到錯誤更正後，Incremental DRC會針對修改部份執行並行驗證作業。這項功能讓設計人員一天就能完成多個執行/除錯週期，大幅縮短總週期時間。
• 整合性可製造設計 (DFM) 分析和增強功能讓設計人員做出電路佈局取捨，進而將隨機性、系統性和參數化的良率損失減至最少。透過設計規則檢查、良率分析和佈局修改，設計人員就能在更短時間內產生符合設計規則和高良率的佈局。
• 直接資料庫存取功能讓設計人員無論採用何種設計環境，都能在整個流程中更方便地使用Calibre nmDRC。常用設計和封裝資料庫 (LEF/DEF、MilkyWay、OpenAccess、GDSII和OASIS) 的直接讀取可省下資料串流輸出的處理步驟，進而加速設計規則檢查的週期時間。直接寫入功能則可將DFM增強資料寫回設計資料庫。最後，它還能支援OASIS串流檔案格式以縮小檔案，進而加快串流輸出以及幫助檔案傳輸和資料儲存。
「我們已經看到Hyperscaling技術在Calibre nmDRC的傑出表現。」智原科技設計開發主管Kun-Cheng Wu表示，「在我們以90奈米和130奈米為目標的現有設計裡，我們發現Hyperscaling的設計規則檢查速度最高達到現有版本的五倍。隨著設計日益複雜龐大，縮短實體驗證的執行時間變得更重要。我們非常感謝Mentor推出這套在Calibre nmDRC中表現優異的Hyperscaling技術。」
「我們對Calibre nmDRC的推出備感振奮，因為它為實體驗證的本質寫下新定義。Calibre nmDRC在客戶測試期間所收到的回應都是讚嘆不已。」Mentor Graphics設計與製造部門副總裁暨總經理Joe Sawicki表示，「業界認為所有的創新全都來自於新創公司，Calibre卻是這項規律少見的例外之一。Calibre定義了創新，首先是透過Calibre YieldAnalyzer、Caliber YieldEnhancer和Calibre Litho Friendly Design工具提供唯一整合成一個共同平台的DFM工具，現在則是推出了Calibre nmDRC。」
次65奈米的挑戰
進入65奈米後，設計驗收 (signoff) 已不再僅是DRC和佈局與線路圖比對 (LVS)，這些基本的實體驗證工具現已獲得各種良率分析、佈局增強以及可轉印性 (printability) 等功能的支援。除此之外，日益複雜的奈米設計規則也反映出一項事實：想利用傳統驗收方法引導佈局工程師及其工具產生可製造的佈局將變得越來越困難。在奈米時代裡，傳統上以符合性為基礎 (compliance-based) 的驗收、DRC/LVS以及根據佈局圖 (as-drawn layout) 所進行的後佈局分析都無法產生良率令人滿意的設計。
為了確保使用奈米技術時能獲得高良率，設計人員必須超越設計規則檢查並進一步利用良率分析功能以取得新資訊和更強大的判斷能力。他們需要新的方法，以便在面對更複雜的製程約束條件和更激烈的製程變異時能夠評估他們的設計品質，同時觀察這些約束條件和變異對他們的設計品質影響。最後，他們還需要全新的工作環境，讓他們瞭解在這些影響當中，何者是他們在增強設計品質時所需要解決的最重要問題。Calibre nm Platform就是Mentor對於設計驗收需求的這項重大改變所提出的解答。
關於Calibre nm Platform
Calibre nm Platform為了因應奈米時代的設計需求，特別利用下一代Litho-Friendly Design (LFD)、設計規則檢查、解析度增強技術 (RET) 以及後佈局寄生參數的萃取與分析技術協助設計人員以高效率從規則式 (rule-based) 設計方法轉移到模型式 (model-based) 設計方法，進而大幅改善晶片的精確度和設計週期時間。就其核心而言，Calibre nm Platform還利用其底層架構固有的多項特性為客戶提供卓越不凡的價值：
• Calibre第五代資料處理引擎提供最快速的執行時間，分佈式處理則可使用低成本的Linux叢集
• 資料處理引擎是Calibre nm Platform的核心，它能確保所有應用的測試與實作都強大可靠
• 共同設計平台整合，可將所有Calibre nm Platform應用迅速部署到使用者的設計環境
• 涵蓋所有應用的整合式scripting環境 (SVRF和TVF)，使用者可以量身修改他們的設計與驗證環境以配合設計團隊不斷改變的特定需求
