隨著精密90奈米與65奈米SoC設計面臨日漸沉重的上市時程壓力，數位消費性產品/網路/個人娛樂/通訊/商業應用市場業界標準處理器架構與核心的領導供應商MIPS Technologies 針對全系列MIPS®處理器發表一項新平台策略。經過嚴密檢驗的 SOC-it® 平台與相關的支援環境，可大幅降低高效能MIPS-Based™ SoC的設計困難度、研發成本及風險並縮短上市時程。
新平台架構將以MIPS與其夥伴廠商的矽智財(IP)來共同建置，所有平台的使用都會在MIPS-Verified™程序下進行全面的測試與檢驗。MIPS將運用旗下完整的產業體系，其中包括與軟體工具與即時作業系統業者，以及IP與電子系統層級(ESL)廠商一同合作，為SOC-it平台提供完整的軟體支援。
MIPS Technologies技術長Mike Uhler表示：「這對MIPS及我們的顧客而言是一項雙贏的策略。將業界標準架構與處理器核心、策略結盟、以及陣容堅強的軟硬體產業體系，結合成一個平台， MIPS幫忙業者提高生產力、縮短設計時間及快速向市場供應新世代產品。」
SOC-it平台由一系列搭配MIPS®核心的特定元件所組成，能應用在各種平台設計中。MIPS現正規劃基本的硬體平台以及硬體抽象層(Hardware Abstraction Layer)，讓業者能自由更動底層的硬體元件，而不會影響到軟體的相容性。
硬體平台分成兩個部份，第一個部份是由MIPS直接供應的中心元件。這個部份內含提高系統效能的重要功能，包括記憶體子系統、中斷、以及晶片內部互連管線等。第二個部份包含現今大多數嵌入式系統所需的通用週邊元件，例如即時時脈(RTC)、序列埠(UART)、以及通用型I/O(GPIO)。顧客可以由不同來源取得通用週邊IP，然後運用HAL來維持軟體相容性。
SOC-it 平台的第一款產品是 SOC-it® L2 快取控制器(L2 Cache Controller)，能降低記憶體的傳輸延遲、系統成本及功耗。完全可合成的 SOC-it L2 快取控制器能搭配所有MIPS的OCP型核心，並能使用標準元件庫(cell libraries)以及記憶體陣列。SOC-it L2快取控制器現已開始提供給優先客戶使用。
SOC-it 平台的第二款產品是預定於2007年第一季問市的SOC-it®系統控制器，採用交錯式匯流排結構，為DDR/DDR2系統記憶體提供優化介面，可支援各種低延遲與高頻寬的應用。其他功能包括SRAM控制器、中斷控制器、以及匯流排控制器，支援包括像ROM/RAM記憶體在內的晶片外部元件。
新平台架構將以MIPS與其夥伴廠商的矽智財(IP)來共同建置，所有平台的使用都會在MIPS-Verified™程序下進行全面的測試與檢驗。MIPS將運用旗下完整的產業體系，其中包括與軟體工具與即時作業系統業者，以及IP與電子系統層級(ESL)廠商一同合作，為SOC-it平台提供完整的軟體支援。
MIPS Technologies技術長Mike Uhler表示：「這對MIPS及我們的顧客而言是一項雙贏的策略。將業界標準架構與處理器核心、策略結盟、以及陣容堅強的軟硬體產業體系，結合成一個平台， MIPS幫忙業者提高生產力、縮短設計時間及快速向市場供應新世代產品。」
SOC-it平台由一系列搭配MIPS®核心的特定元件所組成，能應用在各種平台設計中。MIPS現正規劃基本的硬體平台以及硬體抽象層(Hardware Abstraction Layer)，讓業者能自由更動底層的硬體元件，而不會影響到軟體的相容性。
硬體平台分成兩個部份，第一個部份是由MIPS直接供應的中心元件。這個部份內含提高系統效能的重要功能，包括記憶體子系統、中斷、以及晶片內部互連管線等。第二個部份包含現今大多數嵌入式系統所需的通用週邊元件，例如即時時脈(RTC)、序列埠(UART)、以及通用型I/O(GPIO)。顧客可以由不同來源取得通用週邊IP，然後運用HAL來維持軟體相容性。
SOC-it 平台的第一款產品是 SOC-it® L2 快取控制器(L2 Cache Controller)，能降低記憶體的傳輸延遲、系統成本及功耗。完全可合成的 SOC-it L2 快取控制器能搭配所有MIPS的OCP型核心，並能使用標準元件庫(cell libraries)以及記憶體陣列。SOC-it L2快取控制器現已開始提供給優先客戶使用。
SOC-it 平台的第二款產品是預定於2007年第一季問市的SOC-it®系統控制器，採用交錯式匯流排結構，為DDR/DDR2系統記憶體提供優化介面，可支援各種低延遲與高頻寬的應用。其他功能包括SRAM控制器、中斷控制器、以及匯流排控制器，支援包括像ROM/RAM記憶體在內的晶片外部元件。
