伴隨著摩爾定律,半導體產業終於跨入深次微米時代。在獲得了預期的高性能與低功耗的設計效果的同時,業界卻發現隨之而來的並非全是令人振奮的好消息。設計廠商發現,以往傳統的一次投片的簽核驗證總是失敗;回過來再看設計驗證的流程當中,工程師又發現進入65奈米之後晶片的漏電流、散熱更是無法輕鬆掌控;信號的完整性、製程可變性更加難以捉摸,設計出來的產品往往無法確保能生產出來。
這麼多的噩耗似乎完全掩蓋了製程進入65奈米給我們所帶來的喜悅。65奈米製程所能實現的更高的性能以及更低的功耗和成本的願景就像咫尺之外的乳酪一樣讓人惋惜。
然而DFM的提出讓困頓的設計業者找到了一條明路,設計與製造分家之後又重新坐到了一起共襄盛舉。DFM也給一些提供DFM服務的廠商製造了機會。正是印證了一句話,“山重水盡疑無路、柳暗花明又一村”。深次微米時代,我們要走的路還很長。
DFM呼聲一片,是否“狼來了”?深次微米時代面臨良率挑戰
晶圓代工廠啟動DFM解決方案
DFM關鍵之處——“Design”
製程微縮,低功耗設計成難點 Cadence攜CPF通用功率格式扣敲IEEE國際標準大門