伴隨著摩爾定律，半導體產業終於跨入深次微米時代。在獲得了預期的高性能與低功耗的設計效果的同時，人們卻發現隨之而來的並非全是令人振奮的好消息。設計廠商發現，以往傳統的一次流片的簽字確認的驗證總是失敗；回過來再看設計驗證的流程當中，工程師又發現進入65奈米之後晶片的漏電流、散熱更是無法輕鬆掌控，預期的低功耗往往變成了無法預期的高功耗；另外，信號的完整性、製程可變性更加難以捉摸，設計出來的產品往往無法確保能生產出來；然後從晶圓代工廠又傳來新的噩耗——開發一套65奈米製程產品需要耗資達10億多美元！
這麼多的噩耗似乎完全掩蓋了製程進入65奈米給我們所帶來的喜悅。然而65奈米製程所能實現的更高的性能以及更低的功耗和成本（當然，我指的是要解決良率以及漏電流等等問題之後的低功耗與低成本）卻像海市蜃樓一樣極具誘惑力，於是工程師便被要求在設計的時候考慮對於可製造性的支援。這就要求工程師具備製造意識，或者說在設計之時需要有來自製造環節的支援。這也就是本期所討論的DFM（Design For Manufacturing，可製造性設計）。DFM（Design For Manufacture）顧名思義即是可用於製造的設計。不同於以往，設計界和製造界一直被視作非常獨立、截然不同的兩個實體。到目前為止，設計師仍然被遮罩在製程的複雜性之外，僅使用由代工廠提供的“設計規則”和“推薦使用的規則”來完成設計。
在早期的技術標準環境下，如果設計師能夠嚴格地遵循這些規則，那麼他們就理所當然地認為晶片是能夠被生產製造出來的；產生的任何良率問題都被認為是代工廠的問題，往往通過改善製程的性能或者通過對製程實施嚴格的控制來解決問題。
問題產生的原因
圖1：所見非所得
圖片來源：Magma
造成目前良率上不去的根本原因就在於設計的東西往往無法製造。線寬進入65奈米之後，矽片的特徵結構遠遠要小於製造它們的光波波長。如圖1所示，就好像要用一隻直徑1mm的鉛筆來畫0.25mm的線一樣。綠色線條的幾何形狀是我們設計時候希望達到的形狀，那麼它就是通過物理設計工具生成的最初的GDSII檔中的形狀。然而由於製造工具的局限則會變成紅色線條所表示的形狀，這樣的變形隨著製程進入深次微米時代會更加明顯。解決方法有二。其一是採用增強分辨率技術（RET）對GDSII檔進行後處理，如光學鄰近效應修正技術(OPC)以及相移光罩技術(PSM)等；其二則是在設計的時候便考慮到失真的情況，瞭解失真的方式再按照失真相反的方向在原圖作先期的處理，這樣就可以得到我們想要的圖形。
第二種方法的實現就需要與掌握製程的晶圓廠合作，提供一些製造規則以及參考參數給設計者。因為在設計中的各方面將受到設計的佈局佈線的嚴重影響。事實上，在同一技術標準下、在相同面積的晶粒上部署了相同數量的單元，相同的單元關聯混合類型的兩個設計也會由於各自不同的佈局配置，而產生大不相同的良率。
DFM時代，舊有設計規則不堪重負
新技術使得設計規則變得越來越複雜，到了90 nm時代設計規則開始增長並擴散。尤其現在要進入65 nm，即使只是一個簡單的線端規則也會需要非常多的參數來表達。由此所產生的後果就是，原有規則將會佔據大量的記憶體與運行時間。更重要的就是如前面所說的，即使你嚴格按照規則去作在實際製造的時候可能由於很細微的差別而導致截然不同的結果。
圖2：進入65奈米之後，設計規則複雜度驟然上升
圖片來源：Magma
DFM要求產業鏈的高度合作
DFM已經將設計公司、晶圓廠聯繫到了一起。Freescale設計技術方法及流程戰略營運經理Magdy Abadir表示，“作為一家fabless的設計公司，Freescale已經在將DFM的規則加入到我們的設計流程當中。DFM、DFT（Design For Testing）必須要在前段的設計就集成到流程當中，以實現利益的最大化和降低成本。”Magdy Abadir表示，“我們相信，不斷湧現的新的挑戰將會促使產業鏈上各個環節加強與彼此的合作。同時，儘快建立統一的介面標準將有助於大家進行有效的互通互聯。”
LSI Logic公司技術市場主管Bob Madge認為，DFM包括參數良率、系統良率、隨機良率、可靠性、測試和診斷的6大設計，其中這種設計都與晶圓廠缺陷度、設計測試有效性有密切關係，見表1。為此，要求設計工程師，製程工程師，設備工程師與光罩製造工程師通力合作，共同完成DFM任務。
說了這麼多在後端製造的時候的擔憂以及現有設計規則的局限之後，我們不禁又得回到最初的地方，即設計，也就是現在大家普遍談論的Design For Manufacturing中的Design。這裏的設計流程需要一個將DFM意識整合到從RTL到GDSII整個過程當中的新的設計流程。也許，這會是一個全新的設計模式，也許只是在原有的流程基礎之上把影響結果的因素考慮得更加詳盡而已。DFM對於業界來說是不是真的成了“獨木橋”？不過不管怎樣，歸根到底，業界討論DFM其根本原因即是對良率所帶來的壓力的應對之策。無論製程如何變化演進，良率問題始終還是廠商追逐的焦點。
這麼多的噩耗似乎完全掩蓋了製程進入65奈米給我們所帶來的喜悅。然而65奈米製程所能實現的更高的性能以及更低的功耗和成本（當然，我指的是要解決良率以及漏電流等等問題之後的低功耗與低成本）卻像海市蜃樓一樣極具誘惑力，於是工程師便被要求在設計的時候考慮對於可製造性的支援。這就要求工程師具備製造意識，或者說在設計之時需要有來自製造環節的支援。這也就是本期所討論的DFM（Design For Manufacturing，可製造性設計）。DFM（Design For Manufacture）顧名思義即是可用於製造的設計。不同於以往，設計界和製造界一直被視作非常獨立、截然不同的兩個實體。到目前為止，設計師仍然被遮罩在製程的複雜性之外，僅使用由代工廠提供的“設計規則”和“推薦使用的規則”來完成設計。
在早期的技術標準環境下，如果設計師能夠嚴格地遵循這些規則，那麼他們就理所當然地認為晶片是能夠被生產製造出來的；產生的任何良率問題都被認為是代工廠的問題，往往通過改善製程的性能或者通過對製程實施嚴格的控制來解決問題。
問題產生的原因
圖1：所見非所得
圖片來源：Magma
造成目前良率上不去的根本原因就在於設計的東西往往無法製造。線寬進入65奈米之後，矽片的特徵結構遠遠要小於製造它們的光波波長。如圖1所示，就好像要用一隻直徑1mm的鉛筆來畫0.25mm的線一樣。綠色線條的幾何形狀是我們設計時候希望達到的形狀，那麼它就是通過物理設計工具生成的最初的GDSII檔中的形狀。然而由於製造工具的局限則會變成紅色線條所表示的形狀，這樣的變形隨著製程進入深次微米時代會更加明顯。解決方法有二。其一是採用增強分辨率技術（RET）對GDSII檔進行後處理，如光學鄰近效應修正技術(OPC)以及相移光罩技術(PSM)等；其二則是在設計的時候便考慮到失真的情況，瞭解失真的方式再按照失真相反的方向在原圖作先期的處理，這樣就可以得到我們想要的圖形。
第二種方法的實現就需要與掌握製程的晶圓廠合作，提供一些製造規則以及參考參數給設計者。因為在設計中的各方面將受到設計的佈局佈線的嚴重影響。事實上，在同一技術標準下、在相同面積的晶粒上部署了相同數量的單元，相同的單元關聯混合類型的兩個設計也會由於各自不同的佈局配置，而產生大不相同的良率。
DFM時代，舊有設計規則不堪重負
新技術使得設計規則變得越來越複雜，到了90 nm時代設計規則開始增長並擴散。尤其現在要進入65 nm，即使只是一個簡單的線端規則也會需要非常多的參數來表達。由此所產生的後果就是，原有規則將會佔據大量的記憶體與運行時間。更重要的就是如前面所說的，即使你嚴格按照規則去作在實際製造的時候可能由於很細微的差別而導致截然不同的結果。
圖2：進入65奈米之後，設計規則複雜度驟然上升
圖片來源：Magma
DFM要求產業鏈的高度合作
DFM已經將設計公司、晶圓廠聯繫到了一起。Freescale設計技術方法及流程戰略營運經理Magdy Abadir表示，“作為一家fabless的設計公司，Freescale已經在將DFM的規則加入到我們的設計流程當中。DFM、DFT（Design For Testing）必須要在前段的設計就集成到流程當中，以實現利益的最大化和降低成本。”Magdy Abadir表示，“我們相信，不斷湧現的新的挑戰將會促使產業鏈上各個環節加強與彼此的合作。同時，儘快建立統一的介面標準將有助於大家進行有效的互通互聯。”
LSI Logic公司技術市場主管Bob Madge認為，DFM包括參數良率、系統良率、隨機良率、可靠性、測試和診斷的6大設計，其中這種設計都與晶圓廠缺陷度、設計測試有效性有密切關係，見表1。為此，要求設計工程師，製程工程師，設備工程師與光罩製造工程師通力合作，共同完成DFM任務。
說了這麼多在後端製造的時候的擔憂以及現有設計規則的局限之後，我們不禁又得回到最初的地方，即設計，也就是現在大家普遍談論的Design For Manufacturing中的Design。這裏的設計流程需要一個將DFM意識整合到從RTL到GDSII整個過程當中的新的設計流程。也許，這會是一個全新的設計模式，也許只是在原有的流程基礎之上把影響結果的因素考慮得更加詳盡而已。DFM對於業界來說是不是真的成了“獨木橋”？不過不管怎樣，歸根到底，業界討論DFM其根本原因即是對良率所帶來的壓力的應對之策。無論製程如何變化演進，良率問題始終還是廠商追逐的焦點。
