Cadence益華電腦與明導國際(Mentor)宣布Open Verification Methodology (OVM

本文作者:admin       點擊: 2008-02-19 00:00
前言:
Cadence 益華電腦(Cadence Design Systems, Inc.)與明導國際(Mentor Graphics Corp.)宣布Open Verification Methodology (OVM) 即日起提供線上下載;透過標準開放來源Apache™ 2.0授權,有興趣者可從www.ovmworld.org免費下載OVM原始碼、文件與使用範例。OVM網站就是OVM 原始碼的單一下載網站,提供關於夥伴、活動、研討會、教育訓練、操作指示與未來計畫的詳情。

OVM以IEEE Std. 1800™-2005 SystemVerilog標準為基礎,是業界第一個開放式、語言可相互操作的SystemVerilog驗證方法。OVM提供方法與隨附程式庫,使用者能夠建立模組化、可重複使用的驗證環境,讓各種元件能夠在其中透過標準的transaction layer 建立介面而彼此溝通;也能透過共同的方法而在公司內外重複使用,和為虛擬序列與block-to-system的重複使用而分類,以及與量產流程中其他常用語言完全整合。OVM是明導國際(Mentor Graphics®)與Cadence益華電腦的聯合開發活動,擁有眾多驗證平台的支援,無論新手或驗證專家都能夠得心應手。

「開放來源、隨插即用的重複使用性,以及多種語言支援,就是驗證與訓練(verification and training)客戶的最關鍵要求。」hd Lab, Inc.執行長Yoshifumi Nagano表示:「我們審查了市場上其他的方法,唯有OVM提供這種絕佳的功能組合。我們樂見OVM原始碼的首度發表,並堅信這絕對能夠提升我們的效率。」

OVM包括基礎層的公用程式,這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中,降低了採用SystemVerilog的複雜性,也大幅縮短建立驗證環境所需的時間;輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。

「身為頂尖的IP供應商,Denali樂見OVM在業界發揮無比的魅力。」Denali Software工程副總裁Jiurong Cheng表示:「OVM 1.0實現開放SystemVerilog以及在本公司廣大客戶群中推廣所需的相互操作性的融合。OVM原始碼、文件與範例擁有我們今年度推動符合OVM規範的VIP所需的絕佳品質與相互操作性。」

「Open Verification Methodology代表保障客戶在驗證流程與可重複使用驗證IP的投資的一大進步。」明導國際驗證與測試事業部副總裁兼總經理Robert Hum表示:「經過與廣大客戶的互動之後,我們相信OVM一定能夠讓客戶加速轉移到SystemVerilog,並為全世界的設計與驗證團隊提供關鍵的競爭優勢。」

「在測試期間,我們與客戶的數千名工程師討論過OVM,也與許多客戶和夥伴共同合作。」Cadence益華電腦產品與技術部公司副總裁Ziv Binyamini表示:「大家對OVM的興趣如浪潮一般洶湧,我們非常高興能夠對整個業界開始供貨,這的確是兌現SystemVerilog完整承諾的關鍵腳步。」

「Doulos非常樂於參與OVM的首度公開發行,也很高興能夠與Cadence益華電腦和明導國際團隊合作,確保OVM採用者能夠享受專為這個版本而提供的高品質教育訓練。」Doulos執行長Rob Hurley表示:「OVM滿足了在SystemVerilog基礎上的標準驗證方法的市場需求,而且游刃有餘。」
 

供貨情報

OVM量產版本即刻起供貨,並將於2008年稍後發表的版本中強化功能。Cadence益華電腦與明導國際通力合作,保證OVM能夠在雙方的模擬器上順利執行,並擁有在明導國際Advanced Verification Methodology與Cadence益華電腦Incisive® Plan-to-Closure Methodology (Universal Reuse Methodology module)等既有環境中的backwards compatibility。

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11