明導國際(Mentor Graphics)正式宣布Olympus-SoC ™佈局繞線系統針對台積電40奈米製程的晶片設計流程已獲台積電測試認可，並立即供應客戶使用。該項測試包含了手持式元件與無線裝置所用的高效率40奈米低功耗(LP)製程以及效能導向的中央處理單元(CPU)、圖形處理單元(GPU)、遊戲機台及網路元件所用的40奈米通用型(G)製程。Olympus-SoC提供多角多模積體電路實現平台使得時序、功耗、訊號完整性及製造過程中的變異性等因素能夠同時進行最佳化。
“我們與明導國際攜手合作在我們40奈米製程上對Olympus-SoC進行認可測試“ 台積電資深處長莊少特表示，”我們正尋求一個能完全符合我們的要求並且通過我們認證過程的佈局繞線系統。Olympus-SoC已達到我們所有的需求，我們期待當設計者開始使用台積電最先進的製程時他們將因此而受惠。”
除了滿足台積電40奈米製程所有的需求而獲得認可之外，明導國際次世代的佈局繞線系統Olympus-SoC能夠進行分析並同時將因製程邊角、生產過程及設計模式所產生的變異予以最佳化。憑藉著擁有專利的多角多模技術與極精簡的資料模型，Olympus-SoC全面性地處理在最具領先優勢的製程節點上所發生的效能、容量、上市時程與變異性等眾多挑戰。該項產品強調的特點包括適應性的變異處理引擎、多角多模時鐘樹合成(MCMM CTS) 、針對可製造性設計(DFM)考量的繞線系統、內含具備簽發(signoff)品質的時序分析引擎、多角多模訊號完整性處理以及先進的晶片整合能力。除此之外，Olympus-SoC系統目前更提供任務導向型平行處理技術使得時序分析與最佳化等工作能夠平行執行，進而達到執行所需時間的改善。以一個使用8個CPU核心的環境為例，時序分析的工作可提供多達7倍的執行時間的改善，而在設計收歛的最佳化工作方面也可將工具執行時間縮短至只使用1個CPU情況下的四分之一。該項解決方案已在各種不同應用領域中完成了許多流片成功(tape-out)的工作而獲得充分的驗證。
“我們與明導國際攜手合作在我們40奈米製程上對Olympus-SoC進行認可測試“ 台積電資深處長莊少特表示，”我們正尋求一個能完全符合我們的要求並且通過我們認證過程的佈局繞線系統。Olympus-SoC已達到我們所有的需求，我們期待當設計者開始使用台積電最先進的製程時他們將因此而受惠。”
除了滿足台積電40奈米製程所有的需求而獲得認可之外，明導國際次世代的佈局繞線系統Olympus-SoC能夠進行分析並同時將因製程邊角、生產過程及設計模式所產生的變異予以最佳化。憑藉著擁有專利的多角多模技術與極精簡的資料模型，Olympus-SoC全面性地處理在最具領先優勢的製程節點上所發生的效能、容量、上市時程與變異性等眾多挑戰。該項產品強調的特點包括適應性的變異處理引擎、多角多模時鐘樹合成(MCMM CTS) 、針對可製造性設計(DFM)考量的繞線系統、內含具備簽發(signoff)品質的時序分析引擎、多角多模訊號完整性處理以及先進的晶片整合能力。除此之外，Olympus-SoC系統目前更提供任務導向型平行處理技術使得時序分析與最佳化等工作能夠平行執行，進而達到執行所需時間的改善。以一個使用8個CPU核心的環境為例，時序分析的工作可提供多達7倍的執行時間的改善，而在設計收歛的最佳化工作方面也可將工具執行時間縮短至只使用1個CPU情況下的四分之一。該項解決方案已在各種不同應用領域中完成了許多流片成功(tape-out)的工作而獲得充分的驗證。
