意法半導體以多篇獨創論文和合著論文參加日前於加州舊金山舉行的DAC 2009。會議中，意法半導體以針對複雜系統級晶片（System-on-Chip；SoC）的3D堆疊、物理和系統級晶片設計以及IC可靠性發表的設計方法與自動化新進展，成為關注焦點。
在DAC 2009「管理日」專題研討會上，意法半導體中央CAD及設計解決方案事業部總經理Philippe Magarshack發佈「3-D堆疊：消費性電子系統級晶片的發展機會與趨勢」論文，這篇論文主要在探討極具前景的3-D整合技術，可提供更高的電晶體密度、更快的連接速度、異質技術整合（heterogeneous technology integration）、更低的功耗和成本，以及縮短產品上市時間等優勢；這項技術並可將摩爾定律對產業發展的影響延伸至未來十年。不過，3-D整合也需克服一些挑戰：此項技術需要一系列新功能，包括製程、架構、設計方法和工具，以及用於消費性電子應用的3-D晶片量產之前的測試解決方案的開發。
意法半導體並發佈幾份有關物理設計和系統級設計的論文，包括對架構級設計和功率估算技術的探討，以及有關IP重覆使用的設計自動化議題。
意法半導體的工程人員在一篇論文中探討在極短的時間內設計具差異化的系統級晶片衍生產品的必要性。該論文介紹設計創造向更高水準的抽象層的遷移方法，簡要介紹電子系統級（ ESL；Electronic system level）設計方法，以解決半導體工業中日益增加的挑戰性設計難題。此外，作者還圍繞功率性能和矽晶片面積兩個主題探討最佳的設計方案。
另外一篇論文探討意法半導體的工程人員如何利用工具流程內封裝、整合和IP重覆使用的結構（SPIRIT； Structure for Packaging, Integrating and Re-using IP within Tool flows）聯盟的IP-XACT標準，透過設計自動化使IP被重新使用，為意法半導體與飛思卡爾半導體合作的開發專案提供系統級晶片整合解決方案，進而快速開發新的32位元車用微控制器產品系列。
另一篇論文的主題是數位消費性電子IC的設計效率的改進方法。意法半導體的工程人員提出，讓前端設計人員創建架構級的系統級晶片，以便提前透析在設計階段的潛在設計實現問題。
對於無線通訊和有線應用，電源管理也是一個日趨重要的議題。意法半導體的工程人員並針對此發表一個功率規劃和估算系統架構，以應對在可攜式產品中維護和延長電池使用壽命所需克服的挑戰。
意法半導體的工程人員並在兩篇論文中探討測試和可靠性問題。第一篇論文介紹用於多電壓設計和自動測試型樣產出（ATPG； Automatic Test Pattern Generation）的低功耗可測試設計（DFT； Design-For-Test）流程。第二篇論文則在探討以可降低電磁干擾（EMI）製造耐用的車用IC設計方法。
關於DAC 2009和意法半導體的論文，詳情請瀏覽http://www.dac.com/46th/index.aspx 。
在DAC 2009「管理日」專題研討會上，意法半導體中央CAD及設計解決方案事業部總經理Philippe Magarshack發佈「3-D堆疊：消費性電子系統級晶片的發展機會與趨勢」論文，這篇論文主要在探討極具前景的3-D整合技術，可提供更高的電晶體密度、更快的連接速度、異質技術整合（heterogeneous technology integration）、更低的功耗和成本，以及縮短產品上市時間等優勢；這項技術並可將摩爾定律對產業發展的影響延伸至未來十年。不過，3-D整合也需克服一些挑戰：此項技術需要一系列新功能，包括製程、架構、設計方法和工具，以及用於消費性電子應用的3-D晶片量產之前的測試解決方案的開發。
意法半導體並發佈幾份有關物理設計和系統級設計的論文，包括對架構級設計和功率估算技術的探討，以及有關IP重覆使用的設計自動化議題。
意法半導體的工程人員在一篇論文中探討在極短的時間內設計具差異化的系統級晶片衍生產品的必要性。該論文介紹設計創造向更高水準的抽象層的遷移方法，簡要介紹電子系統級（ ESL；Electronic system level）設計方法，以解決半導體工業中日益增加的挑戰性設計難題。此外，作者還圍繞功率性能和矽晶片面積兩個主題探討最佳的設計方案。
另外一篇論文探討意法半導體的工程人員如何利用工具流程內封裝、整合和IP重覆使用的結構（SPIRIT； Structure for Packaging, Integrating and Re-using IP within Tool flows）聯盟的IP-XACT標準，透過設計自動化使IP被重新使用，為意法半導體與飛思卡爾半導體合作的開發專案提供系統級晶片整合解決方案，進而快速開發新的32位元車用微控制器產品系列。
另一篇論文的主題是數位消費性電子IC的設計效率的改進方法。意法半導體的工程人員提出，讓前端設計人員創建架構級的系統級晶片，以便提前透析在設計階段的潛在設計實現問題。
對於無線通訊和有線應用，電源管理也是一個日趨重要的議題。意法半導體的工程人員並針對此發表一個功率規劃和估算系統架構，以應對在可攜式產品中維護和延長電池使用壽命所需克服的挑戰。
意法半導體的工程人員並在兩篇論文中探討測試和可靠性問題。第一篇論文介紹用於多電壓設計和自動測試型樣產出（ATPG； Automatic Test Pattern Generation）的低功耗可測試設計（DFT； Design-For-Test）流程。第二篇論文則在探討以可降低電磁干擾（EMI）製造耐用的車用IC設計方法。
關於DAC 2009和意法半導體的論文，詳情請瀏覽http://www.dac.com/46th/index.aspx 。
