當前位置： 主頁 > 技術分類0 > IC技術0 > 製程/設備 / 材料0 >

飛思卡爾與台積電 (TSMC) 聯合開發絕緣層上覆矽 (SOI) 技術

本文作者：admin 點擊： 2004-10-17 00:00

前言：

合約主要在聯合開發 65奈米絕緣層上覆矽 (SOI) 技術

飛思卡爾半導體

已和台灣積體電路製造股份有限公司 (TSMC) 簽訂合約，聯合開發新一代的絕緣層上覆矽 (SOI) 高效能晶片前段技術，目標將鎖定在開發 65奈米互補金屬氧化半導體

(CMOS) 的先進製程節點。這份為期三年的合約同時也賦予台積電 (TSMC) 製造權，可利用飛思卡爾的 90奈米絕緣層上覆矽 (SOI) 技術製造產品。

台積電 (TSMC) 研究發展副總經理楊平表示：「飛思卡爾在製造絕緣層上覆矽 (SOI) 的領域，有寶貴的經驗與專業，而台積電 (TSMC) 是晶圓代工業的龍頭，在先進製程的開發上首屈一指，其中包括絕緣層上覆矽 (SOI) 技術；結合兩間公司的優勢，將能創造出具有市場競爭力的絕緣層上覆矽 (SOI) 技術。」

飛思卡爾的技術長

Dr. Claudine Simson

表示：「飛思卡爾提供客戶高效能絕緣層上覆矽 (SOI) 產品，已經有四年的時間，台積電 (TSMC) 長久以來都是飛思卡爾重要的晶圓代工廠商，同時在我們與飛利浦和意法半導體 (STMicroelectronics)，共同在法國Grenoble 附近的

Crolles所發展的聯合開發技術計畫上，台積電也與飛思卡爾有良好的合作關係。我們與台積電 (TSMC) 長期以來都合作愉快，也期待能和台積電 (TSMC) 聯合開發出 65奈米絕緣層上覆矽 (SOI) 高效能晶片技術。」

台積電 (TSMC) 與飛思卡爾在發展絕緣層上覆矽 (SOI) 技術上，已各自投入心力多年。從1980年代中期起至今，飛思卡爾已研發出三代的絕緣層上覆矽 (SOI) 技術，並從 2001 年開始生產，到現在為止已出貨超過 700 萬顆絕緣層上覆矽 (SOI) 產品。目前飛思卡爾正在美國德州奧斯汀的Dan Noble Center建立 90奈米互補金屬氧化半導體 (CMOS) 絕緣層上覆矽 (SOI) 的製造平台，致力於開發新一代高效能的網路與咚惝a品。台積電 (TSMC) 則是從 1990 年代後期開始，從0.13微米技術節點起步，獨立開發絕緣層上覆矽 (SOI) 技術；結果顯示，台積電 (TSMC) 在絕緣層上覆矽 (SOI) 元件效能，與靜態隨機存取記憶體 (SRAM) 電路元密度的開發上，表現都非常優越。

這次共同合作，是期望能加快 65奈米絕緣層上覆矽 (SOI) 技術的上市時間，讓這項技術可創新的應用在不同市場裡。而除了聯合開發65奈米絕緣層上覆矽 (SOI) 高效能電晶體前端技術以外，雙方將依照各自市場不同的應用需求，獨立開發65奈米金屬化後段技術。飛思卡爾會選在與飛利浦及意法半導體 (STMicroelectronics) 共同擁有，位於法國的Crolles2 聯合研發及試產中心，來把這項技術哂玫揭允季A生產65奈米絕緣層上覆矽 (SOI) 晶片；台積電 (TSMC) 則會在台灣的廠房裡使用這項技術，生產高速、高效能的網路與咚銘卯a品，同時計畫開發出低耗電選擇，以滿足行動式應用對於低耗電量的需求。

關於絕緣層上覆矽 (SOI) 技術

絕緣層上覆矽 (SOI) 製程技術能使晶片咿D速度比傳統的互補金屬氧化半導體 (CMOS)還快，同時也能發揮出最佳的低耗電功能，因此更符合高性能應用的需求，例如兼具高速與低耗電需求的產品。

絕緣層上覆矽 (SOI) 技術使用絕緣層覆矽

(不同於標準互補金屬氧化半導體 (CMOS) 技術所使用的傳統基板)，以強化標準互補金屬氧化半導體 (CMOS) 的製程，並藉此隔絕主動電晶體(active transistor)元件，以降低矽基板與主動電晶體區之間的電容量，進而減少耗電量和接點洩漏，同時也提高數位電路的速度。使用電阻率高的基板，還可帶來較佳的的絕緣作用，減少基板耗損，這些都是射頻功能產品 (RF functionality) 所需的理想特性。飛思卡爾就是最早克服絕緣層上覆矽 (SOI)技術難關且進行量產的產業先驅。

這項聯合開發65奈米絕緣層上覆矽 (SOI) 高效能晶片的計畫，將在飛思卡爾位於美國德州奧斯汀的 Dan Noble Center 進行，該中心是飛思卡爾早期研發絕緣層上覆矽 (SOI) 技術的據點，現在則負責進行產品量產的地方。

本月熱點 HOME

欄目熱點 HOME