數十年來，半導體產業不斷地努力推動晶片製程更小化，並維持每二年效能增加一倍的策略。電路尺寸縮小，並在較低的電力需求下得到更高的效能，對行動電子設備來說極其重要，而此市場區塊對於帶動半導體產業的高度成長有莫大的貢獻。不過，當電路設計縮小到65奈米(nm)及更小時，維持這項低耗能、高效能反比發展的策略日趨艱難。其中一個重要因素是矽本身的物理性質限制了效能成長，而這就是MEARS Technologies成立的原由。
MEARS擁有對矽物理性質進行二次工程的技術，在維持各式深次微米製程的驅動電流（drive current）之際，可減少N型電晶體(NMOS)的閘極漏電流（gate leakage）高達70%，P型電晶體(PMOS)的部份則高達90%。透過該獨特方法，MEARS Technologies希望協助半導體公司以善用半導體產業現有生產設施的原則下，持續積極搶攻事業版圖。
領導的半導體工業市場趨勢分析公司IC Insight總裁Bill McClean指出，「2500億美元的半導體市場當中，矽晶元件約占95%，但是，現在我們越來越清楚地發現，在不斷降低成本、功率的情況下，傳統矽的限制開始使得CMOS製造無法表現更好的效能。最近市場上推出的一些方案，短期內足以提升效能。但是，整個產業必須能夠在沒有大幅變更材料或大量投資新的製造設備及設施的情況下，尋求整體性的突破，以延長CMOS壽命與降低功耗。」
MSTTM平台減輕閘極漏電流MEARS Technologies以全新的MSTTM平台處理晶片效能與耗電的問題。靜電功耗又稱為閘極漏電流，在以65奈米製程節點製造的裝置中，佔有的總功率預算最高可達70%。MEARS Technologies運用「能帶工程」（band engineering）方法，發展專利的MST平台，大幅減少閘極漏電流，提供所有需求低耗電量的應用無與倫比的優勢。此外，新技術將加強驅動電流，直接關乎半導體速度的提升。
MEARS Technologies創辦人兼總裁Robert J. Mears表示，「行動電話和其它個人電子設備的爆炸性成長，已造成半導體製造業中同時要求增加效能與降低耗電量的矛盾。但半導體業對這些需求所能給予的回應，仍然只能取決於這個獨一無二材料—『矽』的電子特性。當晶片製造者試圖從電晶體中擠出更多效能時，矽與其天然氧化物的基本特性便成了限制因子。業內有些做法成功滿足了效能要求，但電力問題仍繼續存在。通過新的矽工程方法，我們能夠改變矽的特性。在採取65奈米、45奈米或更小的深次微米製程節點所製造的電晶體上，增進電力使用效率和速度，並相容於今日絕大多數用於製造半導體的標準CMOS生產設備。」
與時下的標準製程相容MEARS Technologies的 MSP平台完全和半導體製造商的標準製程相容，包括傳統CMOS、應變矽（strained silicon）或絕緣矽（silicon-on-insulator）等。電力的改善係透過能帶工程方法，此法是在深刻了解現代深次微米裝置的量子力學後發展出來的技術。首次導入時，首代MST是一種以融入矽薄層，或稱超晶格層(superlattice layer)的通道取代性技術，故不需要在製造過程中使用新的材料。此「矽基板絕緣層」（silicon-on-silicon, SOS）解決方案只需在標準的CMOS製造流程中增加幾個步驟，而且幾乎沒有額外費用，也不會衝擊到產出。
關於MEARS Technologies管理團隊MEARS Technologies的管理團隊由獨特的專業人才所組成，包括材料工程學和物理學等專家，擁有豐富的半導體製程知識。MEARS Technologies的創始人暨總裁Robert J. Mears博士，具備超過二十年的電子與光電研究經驗，同時也是摻鉺光纖放大器（EDFA）的發明者，對於寬頻網際網路的發展有相當助益。Mears博士所帶領的工作團隊，包括工程部副總裁Scott Kreps，有20餘年的半導體產品開發製造等經驗，並曾在多家知名的公司如Harris Semiconductor（Intersil的前身）和應用微電路公司（AMCC）服務；另外，首席科學家Marek Hytha博士擁有超過15年的凝態物理學研究經驗，並在初始量子力學領域，為化學計量與材料的固態特性成功研發出許多技術。
MEARS Technologies的策略是希望與世界級的半導體供應商和晶片製造商建立長期合作關係，解決65奈米及更小型晶片的效能與耗電量問題。若有需更多關於MEARS Technologies和MST平台的訊息，請以電話聯絡617/219-0600。
MEARS擁有對矽物理性質進行二次工程的技術，在維持各式深次微米製程的驅動電流（drive current）之際，可減少N型電晶體(NMOS)的閘極漏電流（gate leakage）高達70%，P型電晶體(PMOS)的部份則高達90%。透過該獨特方法，MEARS Technologies希望協助半導體公司以善用半導體產業現有生產設施的原則下，持續積極搶攻事業版圖。
領導的半導體工業市場趨勢分析公司IC Insight總裁Bill McClean指出，「2500億美元的半導體市場當中，矽晶元件約占95%，但是，現在我們越來越清楚地發現，在不斷降低成本、功率的情況下，傳統矽的限制開始使得CMOS製造無法表現更好的效能。最近市場上推出的一些方案，短期內足以提升效能。但是，整個產業必須能夠在沒有大幅變更材料或大量投資新的製造設備及設施的情況下，尋求整體性的突破，以延長CMOS壽命與降低功耗。」
MSTTM平台減輕閘極漏電流MEARS Technologies以全新的MSTTM平台處理晶片效能與耗電的問題。靜電功耗又稱為閘極漏電流，在以65奈米製程節點製造的裝置中，佔有的總功率預算最高可達70%。MEARS Technologies運用「能帶工程」（band engineering）方法，發展專利的MST平台，大幅減少閘極漏電流，提供所有需求低耗電量的應用無與倫比的優勢。此外，新技術將加強驅動電流，直接關乎半導體速度的提升。
MEARS Technologies創辦人兼總裁Robert J. Mears表示，「行動電話和其它個人電子設備的爆炸性成長，已造成半導體製造業中同時要求增加效能與降低耗電量的矛盾。但半導體業對這些需求所能給予的回應，仍然只能取決於這個獨一無二材料—『矽』的電子特性。當晶片製造者試圖從電晶體中擠出更多效能時，矽與其天然氧化物的基本特性便成了限制因子。業內有些做法成功滿足了效能要求，但電力問題仍繼續存在。通過新的矽工程方法，我們能夠改變矽的特性。在採取65奈米、45奈米或更小的深次微米製程節點所製造的電晶體上，增進電力使用效率和速度，並相容於今日絕大多數用於製造半導體的標準CMOS生產設備。」
與時下的標準製程相容MEARS Technologies的 MSP平台完全和半導體製造商的標準製程相容，包括傳統CMOS、應變矽（strained silicon）或絕緣矽（silicon-on-insulator）等。電力的改善係透過能帶工程方法，此法是在深刻了解現代深次微米裝置的量子力學後發展出來的技術。首次導入時，首代MST是一種以融入矽薄層，或稱超晶格層(superlattice layer)的通道取代性技術，故不需要在製造過程中使用新的材料。此「矽基板絕緣層」（silicon-on-silicon, SOS）解決方案只需在標準的CMOS製造流程中增加幾個步驟，而且幾乎沒有額外費用，也不會衝擊到產出。
關於MEARS Technologies管理團隊MEARS Technologies的管理團隊由獨特的專業人才所組成，包括材料工程學和物理學等專家，擁有豐富的半導體製程知識。MEARS Technologies的創始人暨總裁Robert J. Mears博士，具備超過二十年的電子與光電研究經驗，同時也是摻鉺光纖放大器（EDFA）的發明者，對於寬頻網際網路的發展有相當助益。Mears博士所帶領的工作團隊，包括工程部副總裁Scott Kreps，有20餘年的半導體產品開發製造等經驗，並曾在多家知名的公司如Harris Semiconductor（Intersil的前身）和應用微電路公司（AMCC）服務；另外，首席科學家Marek Hytha博士擁有超過15年的凝態物理學研究經驗，並在初始量子力學領域，為化學計量與材料的固態特性成功研發出許多技術。
MEARS Technologies的策略是希望與世界級的半導體供應商和晶片製造商建立長期合作關係，解決65奈米及更小型晶片的效能與耗電量問題。若有需更多關於MEARS Technologies和MST平台的訊息，請以電話聯絡617/219-0600。
