專注於非揮發性記憶體（NVM）創新技術研發的旺宏電子（Macronix International），在3D NAND Flash 尺寸微縮及效能提升，又創佳績。該公司持續研究多年的創新成果，被全球視為是解決NAND Flash微縮瓶頸的重要突破，獲選為VLSI技術論壇2010年年度八篇重要焦點論文之一。
堅持十年的研發成果
旺宏電子於2010年的VLSI國際會議上，有兩篇論文入選。其中，3D NAND Flash 研究，將自行研發的BE-SONOS 技術，搭配三維垂直閘極（3D Vertical Gate）記憶體單元結構，有助於3D NAND Flash 尺寸微縮及效能提升，因此獲選為年度重要焦點論文，也是台灣唯一研究成果獲此殊榮的公司。
NAND Flash 技術的競爭激烈，更甚DRAM。國際四大陣營包括：IMFT、Samsung、Toshiba及Hynix，於平面架構（2D Planar Memory）技術推進腳步，平均每12~15個月，即需跨越一個技術世代。回顧2007年，NAND Flash技術還在50奈米，但才幾年過去，2010年第一季，各家NAND Flash陣營已經從4x奈米、3x奈米，推進到2x奈米。往後，還能否走到1x奈米，已是巨大挑戰！
為了克服NAND Flash微縮技術瓶頸的挑戰，旺宏持續投入研發達10年的BE-SONOS技術，終於獲得重大突破。旺宏電子總經理盧志遠指出，2007年Toshiba在VLSI技術論壇上發表了一篇石破天驚的論文，提出「一體成形」之BiCS TFT SONOS技術，該技術不但為緊箍咒似的技術瓶頸鬆綁、大幅降低製造成本，更重要的是，其「一體成形」的概念，啟發了全世界的研究團隊。
Toshiba的BiCS TFT SONOS技術突破，給旺宏BE-SONOS的技術團隊帶來莫大鼓舞，驗證了旺宏堅持多年的SONOS之路，英雄所見略同。盧志遠總經理形容Toshiba這 「一體成形」的技術概念，是「把技術退回來，倒過一個方向，再向前進」，原本大家認為10奈米已經遭逢極限的窘境，現在卻能夠從75奈米從新來過，而這也使得NAND Flash技術之路，又展開一條新的大道！
隨後，全球各種「一體成形」的3D記憶體技術，如雨後春筍。Samsung在2009年推出TCAT及VSAT技術，Toshiba自己也進一步推出P-BiCS技術。旺宏根基於自行研發多年的BE-SONOS技術，提出的方案是，三維垂直閘極（3D VG）。
記憶體晶元是NAND Flash的基本架構，在記憶體晶元儲存電荷的位置上，FG與SONOS兩個技術最大的不同在於，FG是導體，可以讓電荷自由流動，而SONOS是絕緣體，不准電荷流動。
旺宏的3D VG技術淺介
身為導體的FG，為了防止電荷到處流動，必須在各FG之間以二氧化矽做絕緣，相對地，SONOS自己本身既是絕緣體又是電荷儲存所，所以，SONOS可以輕易地應用到3D NAND Flash上。
善於將技術概念做深入淺出介紹的盧志遠指出，旺宏3D VG技術，採75奈米製程，就能做到跟25奈米平面浮閘（2D FG）一樣的記憶體晶元尺寸（Cell Size）。旺宏日前在VLSI展示的3D NAND Flash，採用75奈米 BE-SONOS Charge-Trapping技術，切過8層結構單元，將每個記憶體晶元尺寸，縮小到0.0014平方微米，創下全球最小的3D VG NAND 紀錄。
除了尺寸的突破，旺宏的創新技術也克服了電流垂直干擾的問題。電流以天地方向垂直流動，如果層與層之間太薄，就會產生記憶體晶元互相干擾的現象，稱之為垂直Z軸干擾（Z-interference），而這正是Samsung的TCAT及VSAT技術，以及Toshiba的P-BiCS技術，所共同面臨的問題。
旺宏的3D VG 架構，在電流的方向創新突破，讓電流呈水平橫流，一來解決上述Samsung及Toshiba三項技術電流垂直干擾的問題，二來也不必顧慮層與層之間太薄的干擾問題，可以盡量將每層做薄、把層數增高，有助於大大提升記憶體的密度，是朝向兆位元（Tera bit）大容量的重要關鍵。
除了創新研發成果獲選為年度焦點論文外，旺宏日前在VLSI發表的BE-SONOS Charge-Trapping技術，也正式被業界權威的ITRS納入 「3D NAND Flash 技術發展藍圖」。
ITRS技術發展藍圖一向是全球半導體業者共同準備製程技術的依歸，旺宏的研發成果正式被放上此藍圖，對全球半導體業技術的進步，貢獻卓越。
ITRS認可旺宏的CT-3D (Charge-Trapping 3D) 技術，還預言2012～2013年，將是從浮閘（Floating Gate）技術轉換到CT-3D 技術的過渡期，2014年起，CT-3D技術將全面接替浮閘技術，提供NAND Flash持續微縮的解決方案。
【哇-People！】關鍵字：
1. CT（Charge Trapping）元件：電荷侷限儲存元件。一般廣義來說，SONOS 就是泛指 CT元件。
2. 何謂 BE-SONOS ：原文為 "Bangap Engineered (BE) SONOS" ，意思為 「能隙工程之電荷侷限儲存元件」，其原理是利用能隙工程調變穿遂 (Tunneling) 電流，用以改進快閃記憶體之性能。
BE-SONOS 解決了傳統SONOS 的問題，提供有效率的電洞 (hole) 消除電子記憶的方法，並提供良好的可靠度。 因為原理主要是針對穿遂能障 (barrier) 的能隙工程，所以，BE常常也被稱為 "barrier engineered".
相關文章:控制閘極蝕刻，垂直比較讚！
堅持十年的研發成果
旺宏電子於2010年的VLSI國際會議上，有兩篇論文入選。其中，3D NAND Flash 研究，將自行研發的BE-SONOS 技術，搭配三維垂直閘極（3D Vertical Gate）記憶體單元結構，有助於3D NAND Flash 尺寸微縮及效能提升，因此獲選為年度重要焦點論文，也是台灣唯一研究成果獲此殊榮的公司。
NAND Flash 技術的競爭激烈，更甚DRAM。國際四大陣營包括：IMFT、Samsung、Toshiba及Hynix，於平面架構（2D Planar Memory）技術推進腳步，平均每12~15個月，即需跨越一個技術世代。回顧2007年，NAND Flash技術還在50奈米，但才幾年過去，2010年第一季，各家NAND Flash陣營已經從4x奈米、3x奈米，推進到2x奈米。往後，還能否走到1x奈米，已是巨大挑戰！
為了克服NAND Flash微縮技術瓶頸的挑戰，旺宏持續投入研發達10年的BE-SONOS技術，終於獲得重大突破。旺宏電子總經理盧志遠指出，2007年Toshiba在VLSI技術論壇上發表了一篇石破天驚的論文，提出「一體成形」之BiCS TFT SONOS技術，該技術不但為緊箍咒似的技術瓶頸鬆綁、大幅降低製造成本，更重要的是，其「一體成形」的概念，啟發了全世界的研究團隊。
Toshiba的BiCS TFT SONOS技術突破，給旺宏BE-SONOS的技術團隊帶來莫大鼓舞，驗證了旺宏堅持多年的SONOS之路，英雄所見略同。盧志遠總經理形容Toshiba這 「一體成形」的技術概念，是「把技術退回來，倒過一個方向，再向前進」，原本大家認為10奈米已經遭逢極限的窘境，現在卻能夠從75奈米從新來過，而這也使得NAND Flash技術之路，又展開一條新的大道！
隨後，全球各種「一體成形」的3D記憶體技術，如雨後春筍。Samsung在2009年推出TCAT及VSAT技術，Toshiba自己也進一步推出P-BiCS技術。旺宏根基於自行研發多年的BE-SONOS技術，提出的方案是，三維垂直閘極（3D VG）。
記憶體晶元是NAND Flash的基本架構，在記憶體晶元儲存電荷的位置上，FG與SONOS兩個技術最大的不同在於，FG是導體，可以讓電荷自由流動，而SONOS是絕緣體，不准電荷流動。
旺宏的3D VG技術淺介
身為導體的FG，為了防止電荷到處流動，必須在各FG之間以二氧化矽做絕緣，相對地，SONOS自己本身既是絕緣體又是電荷儲存所，所以，SONOS可以輕易地應用到3D NAND Flash上。
善於將技術概念做深入淺出介紹的盧志遠指出，旺宏3D VG技術，採75奈米製程，就能做到跟25奈米平面浮閘（2D FG）一樣的記憶體晶元尺寸（Cell Size）。旺宏日前在VLSI展示的3D NAND Flash，採用75奈米 BE-SONOS Charge-Trapping技術，切過8層結構單元，將每個記憶體晶元尺寸，縮小到0.0014平方微米，創下全球最小的3D VG NAND 紀錄。
除了尺寸的突破，旺宏的創新技術也克服了電流垂直干擾的問題。電流以天地方向垂直流動，如果層與層之間太薄，就會產生記憶體晶元互相干擾的現象，稱之為垂直Z軸干擾（Z-interference），而這正是Samsung的TCAT及VSAT技術，以及Toshiba的P-BiCS技術，所共同面臨的問題。
旺宏的3D VG 架構，在電流的方向創新突破，讓電流呈水平橫流，一來解決上述Samsung及Toshiba三項技術電流垂直干擾的問題，二來也不必顧慮層與層之間太薄的干擾問題，可以盡量將每層做薄、把層數增高，有助於大大提升記憶體的密度，是朝向兆位元（Tera bit）大容量的重要關鍵。
除了創新研發成果獲選為年度焦點論文外，旺宏日前在VLSI發表的BE-SONOS Charge-Trapping技術，也正式被業界權威的ITRS納入 「3D NAND Flash 技術發展藍圖」。
ITRS技術發展藍圖一向是全球半導體業者共同準備製程技術的依歸，旺宏的研發成果正式被放上此藍圖，對全球半導體業技術的進步，貢獻卓越。
ITRS認可旺宏的CT-3D (Charge-Trapping 3D) 技術，還預言2012～2013年，將是從浮閘（Floating Gate）技術轉換到CT-3D 技術的過渡期，2014年起，CT-3D技術將全面接替浮閘技術，提供NAND Flash持續微縮的解決方案。
【哇-People！】關鍵字：
1. CT（Charge Trapping）元件：電荷侷限儲存元件。一般廣義來說，SONOS 就是泛指 CT元件。
2. 何謂 BE-SONOS ：原文為 "Bangap Engineered (BE) SONOS" ，意思為 「能隙工程之電荷侷限儲存元件」，其原理是利用能隙工程調變穿遂 (Tunneling) 電流，用以改進快閃記憶體之性能。
BE-SONOS 解決了傳統SONOS 的問題，提供有效率的電洞 (hole) 消除電子記憶的方法，並提供良好的可靠度。 因為原理主要是針對穿遂能障 (barrier) 的能隙工程，所以，BE常常也被稱為 "barrier engineered".
相關文章:
