照片來源:IBM Chip Stack
2008年對於半導體產業最熱門的議題非3D IC(TSV)莫屬，年中在工研院籌組3D IC聯盟-台灣Ad-STAC成立後更把3D IC熱潮推向最高峰。
隨著可攜式產品的多樣化功能不斷演進再加上低功耗與輕薄短小的多重需求，可提供微型化與高效率的SoC技術，漸漸在上市時效與異質整合等構面上面臨挑戰。為能面對在不同製程技術與異質元件整合上的挑戰因素，半導體廠商嘗試從產業鏈中不同環節切入，以滿足產品需求。近年來由IBM，Samsung及Intel等半導體廠商所提出整合3D封裝及矽穿孔電極技術(TSV)的三維堆疊式晶片(3D IC)技術，成為全球半導體業所關注的焦點。
研究組織Yole Development將全球3D IC發展的藍圖做了簡單的分類，包括3D-WLP，POP，SiP等將於2009年開始逐漸蓬勃發展，預計於2014年共同朝”終極3D IC”匯整(如整合MEMS，邏輯，類比，RF，DRAM，MPU等)。
3D IC的技術分類可分三大類:分別是1.封裝堆疊2.裸晶堆疊3.3D IC with TSV。
封裝堆疊(Package stacking)又可分PIP(Package in Package)與 POP(Package on Package)兩種構裝方式。PIP因使用兩個獨立構裝體以表面黏著方式堆疊，好處在於可提高產品良率。POP則是將構裝體包在裡面，使構裝後晶片體積較大，且線路較長。主要POP技術廠商Tessera在2007年推出下一代互連平台先進的MicroPILR技術在外形尺寸、間距、性能和可靠性方面均比現有互連技術有更顯著的改善。
裸晶堆疊(die stacking)是將晶片以立體打線電性連接方式做訊號連結的構裝技術，優點是技術成熟，成本低，缺點是高頻應用會有限制。至於TSV技術是在晶圓上以蝕刻或雷射的方式鑽孔，再將導電材料填入孔中形成導電的通道(即內部接合線路)，最後將晶圓或晶粒薄化再加以堆疊，打線，作為晶片間傳輸電訊號用之堆疊技術。
圖2為Intel 3D IC剖面圖.目前採打線接合技術製造的3D IC產品已經普及，其中又以記憶體應用為大宗，至於TSV的3D IC由於涵蓋CMOS Sensor、MEMS、RF SiP、堆疊記憶體、嵌入記憶體、3D邏輯IC和LED等，此為台灣3D IC聯盟致力的要點。工研院經資中心分析由2008年起，3D IC在Flash市場將開始量產出貨，約有4.7億顆市場規模，預估到2010年將達8億顆，年複合成長率高達30%。
