Cypress與TPACK推出乙太網路交換器與流量管理器參考設計方案
本文作者:admin
點擊:
2010-03-26 00:00
前言:
SRAM技術與解決方案領導廠商Cypress Semiconductor公司與核心數據傳輸暨交換器功能IC領導廠商TPACK,發表一款參考設計方案,支援各種超高速乙太網路交換器與佇列管理應用。新推出的Springbank參考設計方案結合了TPACK的TPX4004高容量整合式封包處理器、流量管理器,並搭配現今市面上最快速Cypress的CY7C15632KV18 72-Mbit Quad Data Rate™II+ (QDR™II+) 四倍速SRAM記憶體,且提供發展藍圖讓客戶輕易升級。TPACK參考設計方案亦提供簡易的介面,可連結各種FPGA,並擁有完整的應用軟體支援。
TPACK的高可靠性 40-Gbps TPX4004 符合都會乙太網路論壇 (MEF)規範,具備電信商等級效能。超高彈性、多功能的Layer 2解決方案,符合不同的系統架構與需求。Cypress的QDRII+ SRAM方案開創業界的先河,率先邁入65奈米線寬的量產階段。Cypress 的SRAM具備市場最快的時脈速度,達550MHz,36位元 I/O 頻寬的QDRII+元件,功耗僅占90奈米SRAM所需功耗之一半,整體數據傳輸速度達到80 Gbps。
TPACK公司產品線管理部門副總裁Thomas Rasmussen表示:「率先推出這款參考設計方案,展現了我們的技術領先優勢,為電信商等級的乙太網路交換器與流量管理器提供高處理效率的外部記憶體解決方案。與Cypress合作,讓我們能從業界頂尖的SRAM供應商獲得最高的效能與可靠度。 」
Cypress公司同步記憶體與時序產品部門副總裁David Kranzler表示:「TPACK的高效能Springbank參考設計方案是一個完美的平台,能展現我們65奈米QDRII+ SRAM的超高速度,為網路市場帶來先進設計。我們期盼以Cypress的SRAM系列產品以及陣容堅強的網路時序解決方案,未來與TPACK合作開發更多專案。 」
相較於先前的90奈米方案,Cypress的65奈米QDR與DDR SRAM將輸入與輸出電容降低60%。QDRII+ 與DDRII+ 元件擁有晶片內建訊號終端電阻(ODT),不僅改善訊號完整性、降低系統成本、還能省去外部終端電阻,進而節省電路板空間。65奈米元件採用先進的設計與技術,讓有效資料傳輸窗口增加35%,讓客戶能節省開發時間與成本。欲得知詳細資訊,請瀏覽www.cypress.com/go/syncSRAMs.
供應時程
TPACK Springback參考設計現在可經由www.tpack.com獲得。