電子設計創新領導廠商Cadence益華電腦(Cadence Design Systems, Inc.) (NASDAQ: CDNS)，宣佈一系列新的客製化IC設計功能，尤其針對在65奈米及以下的先進製程設計，幫助晶片製造商加快大型複雜設計的量產。Virtuoso®提升的技術經實際量產驗證，進一步強化Cadence益華電腦全套解決方案，包括降低風險、提升設計產能，並同時管理設計尺寸與設計複雜度。
Virtuoso® 客製化設計平台的強化功能將會出現在最新版本中，緊密整合製造能力、提供更好的寄生分析(parasitic analysis)，以及針對複雜設計需要精確與效率的驗證提供更快的模擬工具。這些新功能解決了IC設計公司在先進製程下實體設計實現、驗證和製造複雜晶片所面臨的現有以及新出現的挑戰。
在2007年9月，Cadence益華電腦提出了“設計即所得” (What you design is what you get)的口號(簡稱“WYDIWYG”)。 這種先進製程設計的全新方法包括具有製造意識(manufacturing-aware)的實體設計實現，以及與晶圓廠sign-off密切相關的sign-off功能。藉由在設計初期關鍵的設計實現流程中，進行建模與最佳化, 縮短了整體設計時間, 讓設計團隊的晶片能夠按照最初的設計規劃進行，並提升了對設計成功的信心。
這些最新改良進一步強化了WYDIWYG方法，提供了客製化數位、類比/混合信號與系統級晶片設計的客戶最全面的解決方案。
Cadence益華電腦在德國慕尼黑舉辦的CDNLive! EMEA是Cadence技術用戶大會 (Cadence Designers Network)全球技術會議系列的一部分，新公佈的技術和流程會展示在慕尼黑的CDNLive!。許多半導體領導廠商都會在慕尼黑舉辦的CDNLive!中呈現詳細的技術論文。
製程變異與電路寄生效應在先進製程下會產生更大的影響，迫使設計師花費數天的時間進行模擬，以進行設計驗證。最新的Virtuoso Spectre® Circuit Simulator具有新的turbo技術，針對大量寄生電路的設計，以解決複雜的模擬與混合信號設計為目標，讓模擬速度加快十到二十倍，將運行時間從幾天大幅縮短到幾個小時。新版模擬器還包含了並行處理技術(parallelization techniques)，在目前市面流行的多核心硬體平台上進一步加快類比設計速度。使用這些新功能，設計師可以獲得一個具有SPICE精度的新型使用模型，從而提高設計可靠度，並縮短設計到量產時程。當這些改良用於Virtuoso Analog Design Environment (ADE) GXL，寄生問題就可以被偵測到，並且在設計流程初期就得以克服，避免後期矯正設計所產生的高成本支出。
Virtuoso客製化設計平台IC 6.1.3新版本是業界針對模擬和混合信號設計的領先解決方案，更重大技術的升級將在2008年第三季度發佈,包括目前設計並行和具製造意識的新功能，提高設計良率。與MMSIM 7.0新版本中Cadence Multi-Mode Simulation技術緊密結合，升級後的平台通過Cadence局部與全面的最佳化技術，提供design centering與良率最佳化的提升。全新的Cadence Express Pcells技術比起傳統的方法可以將設計操作時間降低至十分之一。
Cadence益華電腦為Virtuoso Layout Suite GXL整合了space-based 繞線技術，讓客製化IC設計工程師可以為其最複雜的設計提供最高的設計品質。
Cadence益華電腦產品及技術執行副總裁Jim Miller表示: “透過我們今天公佈的客製化IC技術，Cadence益華電腦提供了一種貫穿設計流程的可製造性設計考慮，並且提供先進製程的客製化和數位設計師管理設計尺寸與複雜度的可相互操作的功能。Cadence益華電腦協助我們的客戶能夠在先進製程下，在滿足緊迫設計時程的需求下，製造出最高品質的晶片，獲得最佳良率。”
Virtuoso® 客製化設計平台的強化功能將會出現在最新版本中，緊密整合製造能力、提供更好的寄生分析(parasitic analysis)，以及針對複雜設計需要精確與效率的驗證提供更快的模擬工具。這些新功能解決了IC設計公司在先進製程下實體設計實現、驗證和製造複雜晶片所面臨的現有以及新出現的挑戰。
在2007年9月，Cadence益華電腦提出了“設計即所得” (What you design is what you get)的口號(簡稱“WYDIWYG”)。 這種先進製程設計的全新方法包括具有製造意識(manufacturing-aware)的實體設計實現，以及與晶圓廠sign-off密切相關的sign-off功能。藉由在設計初期關鍵的設計實現流程中，進行建模與最佳化, 縮短了整體設計時間, 讓設計團隊的晶片能夠按照最初的設計規劃進行，並提升了對設計成功的信心。
這些最新改良進一步強化了WYDIWYG方法，提供了客製化數位、類比/混合信號與系統級晶片設計的客戶最全面的解決方案。
Cadence益華電腦在德國慕尼黑舉辦的CDNLive! EMEA是Cadence技術用戶大會 (Cadence Designers Network)全球技術會議系列的一部分，新公佈的技術和流程會展示在慕尼黑的CDNLive!。許多半導體領導廠商都會在慕尼黑舉辦的CDNLive!中呈現詳細的技術論文。
製程變異與電路寄生效應在先進製程下會產生更大的影響，迫使設計師花費數天的時間進行模擬，以進行設計驗證。最新的Virtuoso Spectre® Circuit Simulator具有新的turbo技術，針對大量寄生電路的設計，以解決複雜的模擬與混合信號設計為目標，讓模擬速度加快十到二十倍，將運行時間從幾天大幅縮短到幾個小時。新版模擬器還包含了並行處理技術(parallelization techniques)，在目前市面流行的多核心硬體平台上進一步加快類比設計速度。使用這些新功能，設計師可以獲得一個具有SPICE精度的新型使用模型，從而提高設計可靠度，並縮短設計到量產時程。當這些改良用於Virtuoso Analog Design Environment (ADE) GXL，寄生問題就可以被偵測到，並且在設計流程初期就得以克服，避免後期矯正設計所產生的高成本支出。
Virtuoso客製化設計平台IC 6.1.3新版本是業界針對模擬和混合信號設計的領先解決方案，更重大技術的升級將在2008年第三季度發佈,包括目前設計並行和具製造意識的新功能，提高設計良率。與MMSIM 7.0新版本中Cadence Multi-Mode Simulation技術緊密結合，升級後的平台通過Cadence局部與全面的最佳化技術，提供design centering與良率最佳化的提升。全新的Cadence Express Pcells技術比起傳統的方法可以將設計操作時間降低至十分之一。
Cadence益華電腦為Virtuoso Layout Suite GXL整合了space-based 繞線技術，讓客製化IC設計工程師可以為其最複雜的設計提供最高的設計品質。
Cadence益華電腦產品及技術執行副總裁Jim Miller表示: “透過我們今天公佈的客製化IC技術，Cadence益華電腦提供了一種貫穿設計流程的可製造性設計考慮，並且提供先進製程的客製化和數位設計師管理設計尺寸與複雜度的可相互操作的功能。Cadence益華電腦協助我們的客戶能夠在先進製程下，在滿足緊迫設計時程的需求下，製造出最高品質的晶片，獲得最佳良率。”
