Cadence 益華電腦宣佈，台灣電腦網路與通訊領域的專業IC設計公司九暘電子採用 Cadence® Incisive® Open Verification Methodology (OVM) 和 Cadence益華電腦 verification IP (VIP)驗證解決方案，協助實現最佳的開發時間，同時精簡驗證流程並達到標準化。
九暘電子將 Cadence 益華電腦OVM 架構與方法導入 SystemVerilog 驗證流程中，並且顯著縮短開發時間，讓數個月的開發時程大幅縮短成數週。九暘電子採用 Cadence益華電腦驗證解決方案，不僅讓驗證流程達到標準化、顯著提升設計效能與可預測性，同時還達成高品質的驗證收斂 (verification closure)。 OVM以IEEE 1800 SystemVerilog、IEEE 1647 e 與 IEEE 1666 SystemC 的語法建置，是市場最頂尖的先進驗證方法。
這項OVM是由Cadence益華電腦共同研發，涵蓋數種先進功能，包括相互操作性、除錯、重覆使用能力以及操作方便的驗證測試model。OVM專為 SystemVerilog 提供的通用相互操作性以及可重覆使用的驗證 IP，讓開發作業更簡便，同時支援多種語言隨插即用的驗證IP (VIP)。除錯與重覆使用能力可協助提供最高的品質、效能與可預測性。而經過驗證、方便好用的model，則提供了簡單的測試平台。
九暘電子研發副總經理劉祖俊表示:「對九暘電子這樣在研發上挹注大量投資的 IC 設計公司而言，除錯流程是相當重要的，因為這可以將設計流程中所耗費的時間與資源降到最低。」「透過 Cadence 益華電腦解決方案，我們不僅能夠以更短的前置時間，建構完整、自動化且系統化的驗證流程，並在設計早期階段發現疏失，進而提高我們的產品品質。」
Cadence益華電腦台灣總經理張郁禮表示:「現在的 IC 設計公司希望儘早在設計階段精簡驗證流程並達到標準化，戮力改善設計效率。」「我們相當高興能夠看到九暘電子透過 Cadence益華電腦技術與OVM 方法，省下成本並獲得優勢。九暘電子正率先體驗 Incisive 驗證解決方案的威力，實現高效率的驗證設計作業。」
九暘電子將 Cadence 益華電腦OVM 架構與方法導入 SystemVerilog 驗證流程中，並且顯著縮短開發時間，讓數個月的開發時程大幅縮短成數週。九暘電子採用 Cadence益華電腦驗證解決方案，不僅讓驗證流程達到標準化、顯著提升設計效能與可預測性，同時還達成高品質的驗證收斂 (verification closure)。 OVM以IEEE 1800 SystemVerilog、IEEE 1647 e 與 IEEE 1666 SystemC 的語法建置，是市場最頂尖的先進驗證方法。
這項OVM是由Cadence益華電腦共同研發，涵蓋數種先進功能，包括相互操作性、除錯、重覆使用能力以及操作方便的驗證測試model。OVM專為 SystemVerilog 提供的通用相互操作性以及可重覆使用的驗證 IP，讓開發作業更簡便，同時支援多種語言隨插即用的驗證IP (VIP)。除錯與重覆使用能力可協助提供最高的品質、效能與可預測性。而經過驗證、方便好用的model，則提供了簡單的測試平台。
九暘電子研發副總經理劉祖俊表示:「對九暘電子這樣在研發上挹注大量投資的 IC 設計公司而言，除錯流程是相當重要的，因為這可以將設計流程中所耗費的時間與資源降到最低。」「透過 Cadence 益華電腦解決方案，我們不僅能夠以更短的前置時間，建構完整、自動化且系統化的驗證流程，並在設計早期階段發現疏失，進而提高我們的產品品質。」
Cadence益華電腦台灣總經理張郁禮表示:「現在的 IC 設計公司希望儘早在設計階段精簡驗證流程並達到標準化，戮力改善設計效率。」「我們相當高興能夠看到九暘電子透過 Cadence益華電腦技術與OVM 方法，省下成本並獲得優勢。九暘電子正率先體驗 Incisive 驗證解決方案的威力，實現高效率的驗證設計作業。」
