ST，全球最大的NOR快閃記憶體供應商之一，日前發佈了256Mbit的NOR型快閃記憶體晶片，該元件採用已建構的每單元（cell）2位元架構，能在更小的裸晶尺寸中強化記憶體密度。ST的M30L0R8000x0是2位元/cell系列的首款元件，目前ST也正在研發128Mbit與512Mbit的晶片。
這款256Mbit的快閃記憶體是專為執行高效能程式碼與數據儲存所設計，特別是新一代3G行動電話市場，這類產品日趨複雜的應用以及多功能特性，都要求在更小的實體尺寸中整合更多記憶體。而2位元/cell技術的效能則能使記憶體晶片陣列的容量加倍，從而大幅減少裸晶與封裝尺寸。
M30L0R8000x0採用ST先進的0.13微米製程技術，並使用精巧的晶片TFBGA封裝，尺寸僅8 x 10mm。該元件可操作在1.8V供給電源下，並適用於3V I/O，其低功耗特性相常適合新一代行動電話的設計。在行動電話產業中，ST是記憶體──特別是1.8V NOR型快閃記憶體的主要供應商，新元件將強化ST在行動應用領域的產品完整性。
ST同時是多晶片封裝（Multi-Chip Package，MCP）元件的領導供應商，能將多種不同的記憶體整合在單一封裝中，以改善可靠度並節省佔位面積。另外，針對3G手機，新晶片也能與PSRAM與LPSDRAM等產品整合使用。
M30L0R8000x0與前一代每單元1位元的產品維持了軟體相容性，該晶片也整合了所有必須透過多重單元技術來執行的額外處理力。這顆元件採用非對稱式區塊架構配置，可切割為每個16Mbit的資料組，並帶有區塊鎖定功能；其中15個記憶體資料組每個都內含16個64K字元的主區塊，而另一個參數資料組則包含15個主區塊與4個參數區塊。其中，M30L0R8000T0的參數區塊是被鎖定在記憶體位址空間的頂端；而M30L0R8000B0的參數區塊則被鎖定在底部。
非同步頁面讀取模式能連續讀取字元，讀取時間為20ns，而同步突發讀取（Synchronous Burst Read）模式則可在高達66MHz的頻率下，在每個時脈周期輸出資料；突發讀取模式能貫穿資料組邊界，而且能暫停或重新讀取。M30L0R8000x0的多資料組架構可實現雙重作業模式，當一個資料組在進行讀取時，可對另一個資料組進行擦除或編程，而且在讀取與寫入間完全沒有延遲。
每個區塊都可獨立擦除；另外，擦除作業也能隨時暫停，以便對另一個區塊進行編程或讀取，然後再重新開始；同樣地，編程動作也能隨時停止，以便從另一個記憶體位置讀取資料，除非另一個記憶體也在編程中。每個區塊都可承受超過100,000次的編程與擦除。在使用9 V快速編程供給電壓時，緩衝強化因子編程（Buffer Enhanced Factory Programming，BEFP）可提供每字元10ms的高速編程能力。
該記憶體晶片的指令集符合JEDEC通用快閃記憶體介面（Common Flash Interface，CFI），這是一種廣泛被業界認可的協議，能保障快閃記憶體之間的互通性。其安全性能包含一個可在製造過程中編程的64位元獨特元件編號，以及一個2,112位元的用戶可編程OTP（一次可編程）單元。為了在行動應用中節省功耗，該晶片還具自動待機模式，能在非同步讀取操作期間，在匯流排處於非啟動情況下自動轉換成待機狀態。
採用TFBGA88封裝的M30L0R8000T0/B0現已量產，尺寸為 8 x 10mm，接腳間距為0.8mm，每顆單價10美元。
更多ST記憶元件相關訊息請查閱：
