ARM 宣布推出新款先進emBISTRx™嵌入式記憶體測試與修復系統。該系統與ARM® Advantage™及Metro™記憶體編譯器緊密整合，而該兩項記憶體編譯器均為Artisan®實體層IP 系列中的一員。此款ARM 推出的全工嵌入式記憶體子系統，整合了內建自我測試（Best-in-Self-Test, BIST）及內建自我修復（Best-in-Self-Repair, BISR）IP，俾使Advantage 與Metro 系列記憶體在邁入45 奈米、65 奈米及90 奈米製程時，能提高整體晶片良率、降低晶片成本、提高獲利，以及增進製造測試的品質。
在奈米設計的時代，記憶體內容增加至數千個記憶單元（instance），導致系統單晶片（System-on-chip, SoC）開發業者在管理功率、效能及尺寸等設計參數的管理上，面臨各個方面的挑戰。另一個主要的影響則是生產力的開發，以確保良率的提升及高品質的測試。
先進的ARM emBISTRx 系統使用一套階層式分散架構，有別於目前採用專屬控制器支援各別記憶體類型的模式。ARM 解決方案透過一套集中式的共用BIST/BISR 控制器，管理不同尺寸與類型的暫存器檔案與記憶體，以及置於記憶體單元旁的智慧型包裝器。ARM 整合模式的利益在於能夠在控制器、包裝器及記憶體巨集間，針對測試與修復邏輯進行最佳化分割，以降低整體記憶體子系統佔用的空間。相較於傳統的設計方法，依照設計與建置方式的不同，該架構平均可減少20%至30%的系統尺寸。
此外，ARM emBISTRx 解決方案有效降低了互連與配線壅塞的情況，進而節省空間並達到更快的時序收斂。這種節省空間的架構模式，使研發業者能在有限的時間內，針對時序關鍵途徑進行最佳化，並支援全速模式測試，以因應消費者及企業快速變遷的重要需求。
為了提高設計生產力，ARM emBISTRx 系列加入一套自動化工具，能將
BIST/BISR 內建並整合至設計方案中，進而縮短建置時間並排除各種設計錯誤。
ARM emBISTRx 系統與ARM 記憶體編譯器緊密結合，為開發業者提供一套簡單易用的解決方案，以建置ARM 嵌入式記憶體子系統。除了傳統鎖定標準記憶體錯誤類型外，ARM emBISTRx 系統還包含許多演算法，能偵測奈米技術中實際的矽元件瑕疵，如漏電、微弱位元（weak bits），以及其他因低良率而導致的細微反應，如短路與開路。偵測型BIST 演算法能減少測試失效的可能性，讓高產量產品能節省數百萬美元的成本。ARM emBISTRx 系統特別針對ARM 的記憶體冗餘架構進行調校，而該架構則以記憶體瑕疵資料、細胞單
元良率（bit-cell yields），以及相關晶圓廠的建議資料作為基礎。
ARM 實體IP 部門行銷副總裁Neal Carney 表示：「當客戶從90 奈米轉移至45奈米以下製程時，他們也面臨了許多嚴苛的挑戰，包括必須提供良率更高、測試品質更佳、且滿足空間與時序限制的記憶體。藉由ARM emBISTRx 解決方案的推出，我們提供一款空間優化的嵌入式記憶體子系統，緊密結合測試及修復功能，使我們的客戶達成整體良率目標，並提高測試品質與利潤。此款解決方案協助業者克服眼前的挑戰，在精密的SoC 中加入測試與修復功能，以協助客戶加快產品的上市時程。」
供應時程
ARM emBISTRx 產品即將於2006 年第四季問市，並將根據客戶選擇的記憶體與製程技術報價。
如需更多有關ARM 的資訊，敬請瀏覽該公司網站http://www.arm.com。
在奈米設計的時代，記憶體內容增加至數千個記憶單元（instance），導致系統單晶片（System-on-chip, SoC）開發業者在管理功率、效能及尺寸等設計參數的管理上，面臨各個方面的挑戰。另一個主要的影響則是生產力的開發，以確保良率的提升及高品質的測試。
先進的ARM emBISTRx 系統使用一套階層式分散架構，有別於目前採用專屬控制器支援各別記憶體類型的模式。ARM 解決方案透過一套集中式的共用BIST/BISR 控制器，管理不同尺寸與類型的暫存器檔案與記憶體，以及置於記憶體單元旁的智慧型包裝器。ARM 整合模式的利益在於能夠在控制器、包裝器及記憶體巨集間，針對測試與修復邏輯進行最佳化分割，以降低整體記憶體子系統佔用的空間。相較於傳統的設計方法，依照設計與建置方式的不同，該架構平均可減少20%至30%的系統尺寸。
此外，ARM emBISTRx 解決方案有效降低了互連與配線壅塞的情況，進而節省空間並達到更快的時序收斂。這種節省空間的架構模式，使研發業者能在有限的時間內，針對時序關鍵途徑進行最佳化，並支援全速模式測試，以因應消費者及企業快速變遷的重要需求。
為了提高設計生產力，ARM emBISTRx 系列加入一套自動化工具，能將
BIST/BISR 內建並整合至設計方案中，進而縮短建置時間並排除各種設計錯誤。
ARM emBISTRx 系統與ARM 記憶體編譯器緊密結合，為開發業者提供一套簡單易用的解決方案，以建置ARM 嵌入式記憶體子系統。除了傳統鎖定標準記憶體錯誤類型外，ARM emBISTRx 系統還包含許多演算法，能偵測奈米技術中實際的矽元件瑕疵，如漏電、微弱位元（weak bits），以及其他因低良率而導致的細微反應，如短路與開路。偵測型BIST 演算法能減少測試失效的可能性，讓高產量產品能節省數百萬美元的成本。ARM emBISTRx 系統特別針對ARM 的記憶體冗餘架構進行調校，而該架構則以記憶體瑕疵資料、細胞單
元良率（bit-cell yields），以及相關晶圓廠的建議資料作為基礎。
ARM 實體IP 部門行銷副總裁Neal Carney 表示：「當客戶從90 奈米轉移至45奈米以下製程時，他們也面臨了許多嚴苛的挑戰，包括必須提供良率更高、測試品質更佳、且滿足空間與時序限制的記憶體。藉由ARM emBISTRx 解決方案的推出，我們提供一款空間優化的嵌入式記憶體子系統，緊密結合測試及修復功能，使我們的客戶達成整體良率目標，並提高測試品質與利潤。此款解決方案協助業者克服眼前的挑戰，在精密的SoC 中加入測試與修復功能，以協助客戶加快產品的上市時程。」
供應時程
ARM emBISTRx 產品即將於2006 年第四季問市，並將根據客戶選擇的記憶體與製程技術報價。
如需更多有關ARM 的資訊，敬請瀏覽該公司網站
