摘要：本文針對CMOS低壓降穩壓器(LDO)的設計進行分析，並集中探討低靜態電流(low quiescent current)和改善負載暫態(load transient)的方法和架構。低靜態電流是電池供電系統的最基本性能參數，因為它某程度上主宰了電池續航力。改善負載暫態可有效加強LDO的性能，避免微處理器出現故障、重設、閂鎖(latch up)或失效。本文將針對一些負載暫態改進後的低靜態電流LDO進行敘述和分析。
引言
低壓降穩壓器在可攜式電子系統中的應用十分廣泛，例如手機、筆記型電腦和PDA等。在這些行動設備中，由於需要降低其功耗和提高可靠性，因此LDO設計極具挑戰性。
隨著由LDO輸出供電的數位電路從一個作業模式切換到另一個作業模式，LDO的負載需求會快速地變化。負載的這種快速變化會使到LDO的輸出電壓出現短暫的脈衝干擾。然而，大部分的數位電路都會對突然增大的電壓變化產生不良反應。因此，改善LDO的負載暫態性能就變得十分重要。
傳統的LDO架構包括有一個誤差放大器和一個通路裝置。採用這種架構可以界定負載變化對LDO操作的影響。
LDO的負載電流變化會改變LDO的輸出電壓位準，直至誤差放大器能夠根據負載電流的變化幅度而驅動通路電晶體，並作出補償為止。然而，在輸出電流變化與誤差放大器作出反應之間往往會有一定的延遲，在這個延遲時間內，在LDO輸出上會出現電壓尖峰。透過減少延遲時間，便可將輸出電壓的誤差減至最小。引起延遲的因素有許多，其中的一個主要原因是需要對通路設備(pass device)的寄生電容(parasitic capacitance)進行充電。可攜式裝置中經常採用的LDO，其最大輸出電流一般都不會超過幾百毫安培，這個要求增加了通路設備的面積，從而導致通路設備的寄生電容Cp1和Cp2也增加，甚至超過100pF。因此，如前文所述，當前最重要的設計任務是要延長電池的續航能力。
因此，LDO的細小靜態電流就成為了關鍵參數之一，但同時它也限制了寄生電容的充電時間。
最常用來降低寄生電容充電時間的辦法是將AB類放大器用作誤差放大器。一般情況下，AB類放大器的電路都比較複雜，當中設有兩個增益級，而LDO穩壓器的功率電晶體則成為了第三個增益級。為了提高三級放大器的穩定性，可以採用不同的補償方法來減少頻寬和加快誤差放大器的回應時間。
更佳負載暫態性能的LDO架構
目前已有許多不同的解決方案針對設計LDO電路。本文所描述的基本電路概念是針對如何透過誤差放大器來改良負載暫態性能和降低靜態電流。文獻[1]提出的LDO實例，當中的誤差放大器具有AB類輸出級。
如前文中所述，通路元件具有較大的寄生電容，它會使一個有細小靜態電流的誤差放大器在輸出時產生一個低頻極點。圖2中的架構需要進行一個非常複雜的修正，目的是要減小誤差放大器的頻寬來獲得更高的穩定性。
為了避免採用過於複雜的架構，可採用緩衝器將誤差放大器在輸出時的高輸出電阻與通路裝置的高負載電容隔離。文獻[2]中具體討論了這種方法，且如圖3所示，但這種方法也無法解決穩定性的問題。對於細小靜態電流的LDO，其偏置電流Ib也會很小。圖3中射極隨耦器(emitter follower)的電極與誤差放大器AI的電極互相靠近。此外，這種方法將一個射極隨耦器用作一個緩衝器。這樣，便可快速地關閉通路裝置MP，但另一方面，電路的接通時間也由於小電流Ib而受到限制。
這種架構的另一個缺點是由於主放大器和緩衝器串列在電路中，所以延遲時間會由電路中較慢的零件來決定。
在文獻[3]的架構中，LDO採用了兩個放大器，分別是誤差放大器A1和電路回饋放大器A2(如圖4所示)，電路回饋放大器具有次級回饋迴路，可加速LDO的回應。但是該放大器的輸入電阻很小，這使得誤差放大器A1的增益下降，並對LDO的主要參數帶來不利影響。
電流回饋放大器具有AB類輸出級，但此類放大器的負載能力是由輸入電流來決定。然而，帶有低靜態電流的LDO一般要求較大的Rf1、Rf2和RC電阻值，這無疑限制了放大器A2的輸入電流。這代表最大輸出電流不會超過幾微安，且不足以對功率電晶體的寄生電容進行快速充電。
推薦的方法和架構
前文中分析了不同的LDO負載暫態改進方案。但從前文可以看出，採用兩個運算放大器來驅動通路裝置似乎是最好的一個方法，但是之前所考慮的方案尚有部份缺點。接下來將會討論可以消除或減弱這些缺點的架構。
在改良的架構中，具有高增益和低頻寬的運算互導放大器(OTA)會用作主要的誤差放大器。這個放大器決定了LDO的性能參數。至於第二個放大器也同屬OTA但擁有相對較小的增益和比較大的頻寬，它的工作是監測LDO的輸出。兩個放大器的輸出並列在一起。
主誤差放大器A1為一款標準的兩級放大器，它是用來確保LDO的性能。由於A1並不是用來快速驅動功率電晶體MP，因此，它可具有A類輸出級。回饋電壓Rf1和Rf2則決定LDO輸出電壓的大小。
第二個放大器具有寬頻寬和AB類輸出級，可對功率電晶體的寄生電容快速充電。放大器A1的輸出連接到放大器A2的輸出和功率電晶體MP的柵極。
LDO輸出連接到A2的非倒相輸入和低通濾波器RC，而低通濾波器的輸出則連接到放大器A2的輸入。這種連接方式在穩態情況下會在A2的輸入間產生零電壓，使LDO的參數不受放大器A2的影響。在LDO的輸出負載快速變化時，如果低通濾波器的時間常數大於負載變化的暫態時間，那麼A2的倒相輸入將不會發生變化。A2的非倒相輸入跟隨著LDO的輸出電壓，並且開始對變化作出補償。之後，放大器A1的反應開始明顯減慢，這是因為其頻寬較小。經過一段時間至超過低通濾波器的時間常數後，A2再次進入穩態，且不會對LDO的參數造成影響。
圖7所示為推薦LDO架構的AC分析。圖7(a)所示為推薦LDO的架構簡化圖，之後圖7(a)再轉化為轉移函數更簡單的等效框圖。這樣就可以建立LDO作業的幅度回應，如圖7(c)所示。在低頻情況下，LDO的作業主要由主放大器A1決定。但在較高的頻率下，由於出現了負載暫態，因此LDO的作業便改由快速放大器A2來決定。由於RC濾波器允許並列放大器A1和A2獨立作業，因此，他們不會在同一時間工作。
圖8所示為推薦LDO架構的負載暫態模擬結果。左圖所示為放大器並列時LDO的輸出電壓，而右圖所示為單一放大器作業時的LDO輸出電壓。在並列放大器作業中，輸出電壓的變化會比用單一放大器的小兩倍。
試驗結果
推薦的LDO穩壓器電路採用0.5微米的CMOS製程，其所占面積為0.28mm2。
表I列出了測量結果。當中的最大電流消耗為20μA，假如經過進一步的最佳化，電流消耗便可更低，但是晶片的面積卻會增大，從而使負載變化的反應愈慢，並對LDO穩壓器的其他主要參數帶來負面影響。
圖9所示為測量所得的負載暫態。當中的負載在1μs內從最大值變化到1mA和從1mA變化到最大值，這時LDO穩壓器所產生出的輸出電壓尖峰等於60mV。假如負載變化的速率較慢(10μs)，LDO穩壓器輸出的電壓變幅便可明顯減少到僅有18mV。
在10 kHz頻率和LDO輸出負載等於20mA的情況下，測量所得的電源供應抑制率(PSRR)為-75dB，而在10Hz到100 kHz頻率範圍內所測得的等效輸出噪音則等於10 μVRMS.
結論
試驗結果顯示推薦的LDO穩壓器由於具有較優的負載暫態性能，因此在低電流損耗的LDO穩壓器中具有無可比擬的優勢。
最常見的LDO穩定性問題現在可以透過在電流設計中採用兩個並列誤差放大器來獲得解決。推薦的LDO架構具有以下優點：
* LDO的直流和低頻參數只簡單地由兩個增益級來決定，而A類放大器一般都較穩定和易於設計。
* 穩健耐用和擁有一個快速增益級的AB類放大器能夠處理瞬間的負載變化，並且不會有任何的穩定性問題。
* 將兩個放大器並列在一起可避免穩定性問題。
* 對於低靜態電流LDO穩壓器，放大器之間的電源電流能夠以最優的比例來分配。
致謝
本文作者對T. Rang教授和美國國家半導體公司的Estonia OU員工致以深深的謝意，感謝大家對這文章的支持與幫助。
參考文獻
[1]K.N.Leung and P.K.T.Mok, "A Capacitor-Free CMOS Low-Dropout Regulator With Dampling-Factor-Control Frequency Compensation," IEEE J. Solid-State Circuits, vol38, NO.10 Oct. 2003.
[2]G.A. Rincon-Mora and P.E.Allen, "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator," IEEE J. Solid-State Circuits, vol.33, NO.1 Jan. 1998.
[3]H.J.Biagi, "Low dropout regulator having current feedback amplifier and composite feedback loop," US Patent US 6,703,815 B2; Mar. 9, 2004
引言
低壓降穩壓器在可攜式電子系統中的應用十分廣泛，例如手機、筆記型電腦和PDA等。在這些行動設備中，由於需要降低其功耗和提高可靠性，因此LDO設計極具挑戰性。
隨著由LDO輸出供電的數位電路從一個作業模式切換到另一個作業模式，LDO的負載需求會快速地變化。負載的這種快速變化會使到LDO的輸出電壓出現短暫的脈衝干擾。然而，大部分的數位電路都會對突然增大的電壓變化產生不良反應。因此，改善LDO的負載暫態性能就變得十分重要。
傳統的LDO架構包括有一個誤差放大器和一個通路裝置。採用這種架構可以界定負載變化對LDO操作的影響。
LDO的負載電流變化會改變LDO的輸出電壓位準，直至誤差放大器能夠根據負載電流的變化幅度而驅動通路電晶體，並作出補償為止。然而，在輸出電流變化與誤差放大器作出反應之間往往會有一定的延遲，在這個延遲時間內，在LDO輸出上會出現電壓尖峰。透過減少延遲時間，便可將輸出電壓的誤差減至最小。引起延遲的因素有許多，其中的一個主要原因是需要對通路設備(pass device)的寄生電容(parasitic capacitance)進行充電。可攜式裝置中經常採用的LDO，其最大輸出電流一般都不會超過幾百毫安培，這個要求增加了通路設備的面積，從而導致通路設備的寄生電容Cp1和Cp2也增加，甚至超過100pF。因此，如前文所述，當前最重要的設計任務是要延長電池的續航能力。
因此，LDO的細小靜態電流就成為了關鍵參數之一，但同時它也限制了寄生電容的充電時間。
最常用來降低寄生電容充電時間的辦法是將AB類放大器用作誤差放大器。一般情況下，AB類放大器的電路都比較複雜，當中設有兩個增益級，而LDO穩壓器的功率電晶體則成為了第三個增益級。為了提高三級放大器的穩定性，可以採用不同的補償方法來減少頻寬和加快誤差放大器的回應時間。
更佳負載暫態性能的LDO架構
目前已有許多不同的解決方案針對設計LDO電路。本文所描述的基本電路概念是針對如何透過誤差放大器來改良負載暫態性能和降低靜態電流。文獻[1]提出的LDO實例，當中的誤差放大器具有AB類輸出級。
如前文中所述，通路元件具有較大的寄生電容，它會使一個有細小靜態電流的誤差放大器在輸出時產生一個低頻極點。圖2中的架構需要進行一個非常複雜的修正，目的是要減小誤差放大器的頻寬來獲得更高的穩定性。
為了避免採用過於複雜的架構，可採用緩衝器將誤差放大器在輸出時的高輸出電阻與通路裝置的高負載電容隔離。文獻[2]中具體討論了這種方法，且如圖3所示，但這種方法也無法解決穩定性的問題。對於細小靜態電流的LDO，其偏置電流Ib也會很小。圖3中射極隨耦器(emitter follower)的電極與誤差放大器AI的電極互相靠近。此外，這種方法將一個射極隨耦器用作一個緩衝器。這樣，便可快速地關閉通路裝置MP，但另一方面，電路的接通時間也由於小電流Ib而受到限制。
這種架構的另一個缺點是由於主放大器和緩衝器串列在電路中，所以延遲時間會由電路中較慢的零件來決定。
在文獻[3]的架構中，LDO採用了兩個放大器，分別是誤差放大器A1和電路回饋放大器A2(如圖4所示)，電路回饋放大器具有次級回饋迴路，可加速LDO的回應。但是該放大器的輸入電阻很小，這使得誤差放大器A1的增益下降，並對LDO的主要參數帶來不利影響。
電流回饋放大器具有AB類輸出級，但此類放大器的負載能力是由輸入電流來決定。然而，帶有低靜態電流的LDO一般要求較大的Rf1、Rf2和RC電阻值，這無疑限制了放大器A2的輸入電流。這代表最大輸出電流不會超過幾微安，且不足以對功率電晶體的寄生電容進行快速充電。
推薦的方法和架構
前文中分析了不同的LDO負載暫態改進方案。但從前文可以看出，採用兩個運算放大器來驅動通路裝置似乎是最好的一個方法，但是之前所考慮的方案尚有部份缺點。接下來將會討論可以消除或減弱這些缺點的架構。
在改良的架構中，具有高增益和低頻寬的運算互導放大器(OTA)會用作主要的誤差放大器。這個放大器決定了LDO的性能參數。至於第二個放大器也同屬OTA但擁有相對較小的增益和比較大的頻寬，它的工作是監測LDO的輸出。兩個放大器的輸出並列在一起。
主誤差放大器A1為一款標準的兩級放大器，它是用來確保LDO的性能。由於A1並不是用來快速驅動功率電晶體MP，因此，它可具有A類輸出級。回饋電壓Rf1和Rf2則決定LDO輸出電壓的大小。
第二個放大器具有寬頻寬和AB類輸出級，可對功率電晶體的寄生電容快速充電。放大器A1的輸出連接到放大器A2的輸出和功率電晶體MP的柵極。
LDO輸出連接到A2的非倒相輸入和低通濾波器RC，而低通濾波器的輸出則連接到放大器A2的輸入。這種連接方式在穩態情況下會在A2的輸入間產生零電壓，使LDO的參數不受放大器A2的影響。在LDO的輸出負載快速變化時，如果低通濾波器的時間常數大於負載變化的暫態時間，那麼A2的倒相輸入將不會發生變化。A2的非倒相輸入跟隨著LDO的輸出電壓，並且開始對變化作出補償。之後，放大器A1的反應開始明顯減慢，這是因為其頻寬較小。經過一段時間至超過低通濾波器的時間常數後，A2再次進入穩態，且不會對LDO的參數造成影響。
圖7所示為推薦LDO架構的AC分析。圖7(a)所示為推薦LDO的架構簡化圖，之後圖7(a)再轉化為轉移函數更簡單的等效框圖。這樣就可以建立LDO作業的幅度回應，如圖7(c)所示。在低頻情況下，LDO的作業主要由主放大器A1決定。但在較高的頻率下，由於出現了負載暫態，因此LDO的作業便改由快速放大器A2來決定。由於RC濾波器允許並列放大器A1和A2獨立作業，因此，他們不會在同一時間工作。
圖8所示為推薦LDO架構的負載暫態模擬結果。左圖所示為放大器並列時LDO的輸出電壓，而右圖所示為單一放大器作業時的LDO輸出電壓。在並列放大器作業中，輸出電壓的變化會比用單一放大器的小兩倍。
試驗結果
推薦的LDO穩壓器電路採用0.5微米的CMOS製程，其所占面積為0.28mm2。
表I列出了測量結果。當中的最大電流消耗為20μA，假如經過進一步的最佳化，電流消耗便可更低，但是晶片的面積卻會增大，從而使負載變化的反應愈慢，並對LDO穩壓器的其他主要參數帶來負面影響。
圖9所示為測量所得的負載暫態。當中的負載在1μs內從最大值變化到1mA和從1mA變化到最大值，這時LDO穩壓器所產生出的輸出電壓尖峰等於60mV。假如負載變化的速率較慢(10μs)，LDO穩壓器輸出的電壓變幅便可明顯減少到僅有18mV。
在10 kHz頻率和LDO輸出負載等於20mA的情況下，測量所得的電源供應抑制率(PSRR)為-75dB，而在10Hz到100 kHz頻率範圍內所測得的等效輸出噪音則等於10 μVRMS.
結論
試驗結果顯示推薦的LDO穩壓器由於具有較優的負載暫態性能，因此在低電流損耗的LDO穩壓器中具有無可比擬的優勢。
最常見的LDO穩定性問題現在可以透過在電流設計中採用兩個並列誤差放大器來獲得解決。推薦的LDO架構具有以下優點：
* LDO的直流和低頻參數只簡單地由兩個增益級來決定，而A類放大器一般都較穩定和易於設計。
* 穩健耐用和擁有一個快速增益級的AB類放大器能夠處理瞬間的負載變化，並且不會有任何的穩定性問題。
* 將兩個放大器並列在一起可避免穩定性問題。
* 對於低靜態電流LDO穩壓器，放大器之間的電源電流能夠以最優的比例來分配。
致謝
本文作者對T. Rang教授和美國國家半導體公司的Estonia OU員工致以深深的謝意，感謝大家對這文章的支持與幫助。
參考文獻
[1]K.N.Leung and P.K.T.Mok, "A Capacitor-Free CMOS Low-Dropout Regulator With Dampling-Factor-Control Frequency Compensation," IEEE J. Solid-State Circuits, vol38, NO.10 Oct. 2003.
[2]G.A. Rincon-Mora and P.E.Allen, "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator," IEEE J. Solid-State Circuits, vol.33, NO.1 Jan. 1998.
[3]H.J.Biagi, "Low dropout regulator having current feedback amplifier and composite feedback loop," US Patent US 6,703,815 B2; Mar. 9, 2004
