簡介
用戶對於節能與小尺寸的需求，正不斷推動功率轉換區塊的發展。AC/DC 與 DC/DC 轉換器拓樸的持續演進，也使得轉換器的效率不斷提升。功率 MOSFET 是功率轉換器的核心元件，更是高效能設計的基本要素。MOSFET 設計的改善，讓電路設計者可更有效提升產品層級之性能；切換頻率和其它關鍵參數的增加，則可使轉換器的運作更有效率。這些高性能 MOSFET 設計甚至也有助於讓電路設計人員完成原本無法實現的電路修改。
為因應這些需求，英飛凌於 2006 年推出 OptiMOS™ 2 100V MOSFET [1]，成為此電壓範圍內首款以電荷補償技術實現的功率 MOSFET ，相較於傳統設計，不但大大降低了 導通電阻，同時也保留優越的切換特性。
OptiMOS 3 系列不但進一步改善了整體設計，並將此技術延伸至更高電壓範圍的產品。OptiMOS 3具有 150 V 至 250 V 電壓範圍內的最佳性能，並整合其他關鍵參數。新型產品具有低閘極電荷特性、高切換速度與絕佳的吸收突波耐受（avalanche ruggedness），適合各種切換式電源供應（SMPS）應用，包括電信與伺服器應用所需的高效率 AC/DC SMPS 與 DC/DC 轉換器、D 類放大器以及馬達控制驅動器等等。
裝置概念
功率 MOSFET 補償原理的商用化，首見於1998年採用600V CoolMOS™ 技術的產品。相較於傳統功率 MOSFET，之所以能大幅減少 RDS(on) x A，是由於使用位於 p 型柱狀區的受體來補償 n 型漂移區施體，如圖 1 所示。
崩潰電壓較低時，溝槽式電場板 MOSFET 是絕佳的選擇。使用電場板可明顯改善裝置的性能。此裝置由穿透大半 n 型漂移區的深溝槽所構成。經厚氧化層與 n 型漂移區隔離的絕緣源極電極做為電場板，並在阻斷條件（blocking conditions）下提供用以平衡漂移區施體的流動電荷，如圖 1 所示。標準 MOS 架構的垂直電場呈線性減少，且最大電場強度存在於基體/漂移區的 pn 接面。這類裝置不會產生側向電場。在電場版裝置中，另存在一組側向電場分量，故空間電荷區主要朝側向擴張。因此，垂直電場分佈幾乎固定，而同一崩潰電壓下所需漂移區長度則大幅減少。同時，還可增加漂移區域的摻雜濃度。此兩技術均可大幅減少導通電阻。
擴充產品的高阻斷能力
由於發展出全新省空間、高效率的邊緣終止型新架構，讓 OptiMOS 3 系列可延伸至高達 250V電壓範圍[3]。
結合終止型架構與電荷補償技術，可獲得極低的 RDS(on) 以及絕佳的優值系數 FOM = RDS(on) x QG。與現今性能次佳的競爭產品之比較如圖 2所示，說明這些技術能夠提升裝置性能。結合這些技術優勢，裝置便可為廣泛的系統需求提供優越的解決方案。在馬達控制等高電流應用中，以 D²-Pak 與 TO-220 封裝的最低歐姆裝置可將傳導損耗降到最低，且會減少系統中並行裝置的數量。在高速切換應用中，極低的閘極－汲極電荷 QGD 與 FOMGD = RDS(on) x QGD 可減少切換損，並提升整體效率。因此，對於 DC/DC 轉換器或 D 類放大器等應用，使用 SuperSO8 封裝的裝置為最佳選擇。此外，極低的導通電阻 RDS(on) 通常也可使封裝更小。TO-247 封裝可由 TO-220 取代，而 D²-Pak 或 TO-220 則通常可由 SuperSO8 取代。綜合以上優點，可獲得極精巧、省空間的解決方案，並可大幅提升切換性能。
另一個重點為並行處理，特別是在馬達控制等高電流應用中，要滿足應用需求，最好使用完整的電源模組，可改善熱管理並降低寄生電容，提升整體性能。在此，使用新一代的裝置可明顯減少裝置數量。圖 3 顯示在電源模組中使用大型 OptiMOS 3 150 V 晶片進行並行處理的切換波形。此處的三相全橋式配置，是在一 DCB 基板上使用八個晶片並行處理，並將兩個 DCB 並行。圖 3 所示為 80 V 電源供應與 500 A 切換電流下，一相腳（phase leg）的切換運作。波形顯示平滑的切換運作，斷開期間的過衝電壓在可接受範圍內，未有任何問題。
選擇適當的電源封裝
隨著矽晶技術不斷進步，封裝已成為低電壓 MOSFET 中不可忽略的一部分。特別是封裝電感會產生極大的損耗，並影響整體裝置與應用性能。此外，最新裝置技術的導通電阻已降至非常低，因此需使用低歐姆封裝，以避免裝置的性能因封裝而受限。
現今大多數廠商的 30 V 技術已可將 MOSFET 晶片以 TO-220 封裝，但導通電組較封裝電阻低。在封裝電阻為 1 mOhm的條件下，市面上最新的 60 V 技術所產生的封裝電阻約佔 30% 以下，即使是 100 V 技術，封裝電阻也可能佔 20% 以上。因此，封裝電阻明顯限制了可實現的最低導通電阻。此外，在固定導通電阻的條件下，需使用較大的晶片，這也會增加閘極電荷並降低裝置的切換速度。
圖 4顯示針對最普遍，且具最大晶片尺寸之低壓 MOSFET 類別，其封裝佔整體裝置電阻的比例。要實現更密集且更有效率的功率轉換器設計，低壓 MOSFET 必須使用如 SuperSO8、S3O8 或 DirectFET/CanPAK 等新型封裝來取代含鉛 SMD 或通孔裝置。
想要評估斷開時封裝電感所產生的損耗，方式相當簡單。舉例來說，輸出電流為 30 A，以 250 kHz 頻率操作的降壓轉換器（buck-converter），使用 D-Pak 設計時會因 6 nH 的總封裝電感而產生 0.7 W 的損耗。使用如 SuperSO8 的低電感封裝時，電感值僅為 0.5 nH，而損耗則可降至 0.1 W 以下。較低的封裝電感還有助於避免在高速暫態下，因源極接腳電感而造成 MOSFET 非預期導通。
另一個與封裝有關的重點為熱散佈，這可藉由改善標準封裝或使用全新的封裝類型來改善。如 圖 5 所示，使用 7 接腳 D²Pak 來取代標準 D²Pak，即可避免熱點並降低整體溫度。SuperSO8 封裝能帶來更多優勢。圖 6 為 7 接腳 D²Pak 裝置與內含相等主動式矽晶面積之 SuperSO8 裝置的比較。除改善溫度特性、縮小所佔 PCB 面積外，SuperSO8 封裝還提供了頂部冷卻機制，讓使用者可進一步改善性能。
總結
隨著OptiMOS 3 200 V 與 250 V 裝置的推出，英飛凌的產品線現已涵蓋從 25 V 至 250 V 的完整電壓範圍。就靜態與動態損耗而言，OptiMOS 3 在各電壓範圍中均為最頂級的技術，讓用戶可針對各種拓樸，設計出效率與功率密度均無可比擬的先進功率轉換器。
參考文獻
[1]R. Siemieniec, F. Hirler, A. Schlögl, M. Rösch, N. Soufi-Amlashi, J. Ropohl and U. Hiller. A new and rugged 100V power MOSFET, Proc. EPE-PEMC, 2006
[2]G. Deboy, M. März, J.-P. Stengl, H. Strack, J. Tihanyi and H. Weber. A new generation of high voltage MOSFETs breaks the limit line of silicon, Proc. IEDM, 683-685, 1998
[3]R. Siemieniec, F. Hirler and C. Geissler. Space-saving edge-termination structures for vertical charge compensation devices, Proc. EPE, 2009
用戶對於節能與小尺寸的需求，正不斷推動功率轉換區塊的發展。AC/DC 與 DC/DC 轉換器拓樸的持續演進，也使得轉換器的效率不斷提升。功率 MOSFET 是功率轉換器的核心元件，更是高效能設計的基本要素。MOSFET 設計的改善，讓電路設計者可更有效提升產品層級之性能；切換頻率和其它關鍵參數的增加，則可使轉換器的運作更有效率。這些高性能 MOSFET 設計甚至也有助於讓電路設計人員完成原本無法實現的電路修改。
為因應這些需求，英飛凌於 2006 年推出 OptiMOS™ 2 100V MOSFET [1]，成為此電壓範圍內首款以電荷補償技術實現的功率 MOSFET ，相較於傳統設計，不但大大降低了 導通電阻，同時也保留優越的切換特性。
OptiMOS 3 系列不但進一步改善了整體設計，並將此技術延伸至更高電壓範圍的產品。OptiMOS 3具有 150 V 至 250 V 電壓範圍內的最佳性能，並整合其他關鍵參數。新型產品具有低閘極電荷特性、高切換速度與絕佳的吸收突波耐受（avalanche ruggedness），適合各種切換式電源供應（SMPS）應用，包括電信與伺服器應用所需的高效率 AC/DC SMPS 與 DC/DC 轉換器、D 類放大器以及馬達控制驅動器等等。
裝置概念
功率 MOSFET 補償原理的商用化，首見於1998年採用600V CoolMOS™ 技術的產品。相較於傳統功率 MOSFET，之所以能大幅減少 RDS(on) x A，是由於使用位於 p 型柱狀區的受體來補償 n 型漂移區施體，如圖 1 所示。
崩潰電壓較低時，溝槽式電場板 MOSFET 是絕佳的選擇。使用電場板可明顯改善裝置的性能。此裝置由穿透大半 n 型漂移區的深溝槽所構成。經厚氧化層與 n 型漂移區隔離的絕緣源極電極做為電場板，並在阻斷條件（blocking conditions）下提供用以平衡漂移區施體的流動電荷，如圖 1 所示。標準 MOS 架構的垂直電場呈線性減少，且最大電場強度存在於基體/漂移區的 pn 接面。這類裝置不會產生側向電場。在電場版裝置中，另存在一組側向電場分量，故空間電荷區主要朝側向擴張。因此，垂直電場分佈幾乎固定，而同一崩潰電壓下所需漂移區長度則大幅減少。同時，還可增加漂移區域的摻雜濃度。此兩技術均可大幅減少導通電阻。
擴充產品的高阻斷能力
由於發展出全新省空間、高效率的邊緣終止型新架構，讓 OptiMOS 3 系列可延伸至高達 250V電壓範圍[3]。
結合終止型架構與電荷補償技術，可獲得極低的 RDS(on) 以及絕佳的優值系數 FOM = RDS(on) x QG。與現今性能次佳的競爭產品之比較如圖 2所示，說明這些技術能夠提升裝置性能。結合這些技術優勢，裝置便可為廣泛的系統需求提供優越的解決方案。在馬達控制等高電流應用中，以 D²-Pak 與 TO-220 封裝的最低歐姆裝置可將傳導損耗降到最低，且會減少系統中並行裝置的數量。在高速切換應用中，極低的閘極－汲極電荷 QGD 與 FOMGD = RDS(on) x QGD 可減少切換損，並提升整體效率。因此，對於 DC/DC 轉換器或 D 類放大器等應用，使用 SuperSO8 封裝的裝置為最佳選擇。此外，極低的導通電阻 RDS(on) 通常也可使封裝更小。TO-247 封裝可由 TO-220 取代，而 D²-Pak 或 TO-220 則通常可由 SuperSO8 取代。綜合以上優點，可獲得極精巧、省空間的解決方案，並可大幅提升切換性能。
另一個重點為並行處理，特別是在馬達控制等高電流應用中，要滿足應用需求，最好使用完整的電源模組，可改善熱管理並降低寄生電容，提升整體性能。在此，使用新一代的裝置可明顯減少裝置數量。圖 3 顯示在電源模組中使用大型 OptiMOS 3 150 V 晶片進行並行處理的切換波形。此處的三相全橋式配置，是在一 DCB 基板上使用八個晶片並行處理，並將兩個 DCB 並行。圖 3 所示為 80 V 電源供應與 500 A 切換電流下，一相腳（phase leg）的切換運作。波形顯示平滑的切換運作，斷開期間的過衝電壓在可接受範圍內，未有任何問題。
選擇適當的電源封裝
隨著矽晶技術不斷進步，封裝已成為低電壓 MOSFET 中不可忽略的一部分。特別是封裝電感會產生極大的損耗，並影響整體裝置與應用性能。此外，最新裝置技術的導通電阻已降至非常低，因此需使用低歐姆封裝，以避免裝置的性能因封裝而受限。
現今大多數廠商的 30 V 技術已可將 MOSFET 晶片以 TO-220 封裝，但導通電組較封裝電阻低。在封裝電阻為 1 mOhm的條件下，市面上最新的 60 V 技術所產生的封裝電阻約佔 30% 以下，即使是 100 V 技術，封裝電阻也可能佔 20% 以上。因此，封裝電阻明顯限制了可實現的最低導通電阻。此外，在固定導通電阻的條件下，需使用較大的晶片，這也會增加閘極電荷並降低裝置的切換速度。
圖 4顯示針對最普遍，且具最大晶片尺寸之低壓 MOSFET 類別，其封裝佔整體裝置電阻的比例。要實現更密集且更有效率的功率轉換器設計，低壓 MOSFET 必須使用如 SuperSO8、S3O8 或 DirectFET/CanPAK 等新型封裝來取代含鉛 SMD 或通孔裝置。
想要評估斷開時封裝電感所產生的損耗，方式相當簡單。舉例來說，輸出電流為 30 A，以 250 kHz 頻率操作的降壓轉換器（buck-converter），使用 D-Pak 設計時會因 6 nH 的總封裝電感而產生 0.7 W 的損耗。使用如 SuperSO8 的低電感封裝時，電感值僅為 0.5 nH，而損耗則可降至 0.1 W 以下。較低的封裝電感還有助於避免在高速暫態下，因源極接腳電感而造成 MOSFET 非預期導通。
另一個與封裝有關的重點為熱散佈，這可藉由改善標準封裝或使用全新的封裝類型來改善。如 圖 5 所示，使用 7 接腳 D²Pak 來取代標準 D²Pak，即可避免熱點並降低整體溫度。SuperSO8 封裝能帶來更多優勢。圖 6 為 7 接腳 D²Pak 裝置與內含相等主動式矽晶面積之 SuperSO8 裝置的比較。除改善溫度特性、縮小所佔 PCB 面積外，SuperSO8 封裝還提供了頂部冷卻機制，讓使用者可進一步改善性能。
總結
隨著OptiMOS 3 200 V 與 250 V 裝置的推出，英飛凌的產品線現已涵蓋從 25 V 至 250 V 的完整電壓範圍。就靜態與動態損耗而言，OptiMOS 3 在各電壓範圍中均為最頂級的技術，讓用戶可針對各種拓樸，設計出效率與功率密度均無可比擬的先進功率轉換器。
參考文獻
[1]R. Siemieniec, F. Hirler, A. Schlögl, M. Rösch, N. Soufi-Amlashi, J. Ropohl and U. Hiller. A new and rugged 100V power MOSFET, Proc. EPE-PEMC, 2006
[2]G. Deboy, M. März, J.-P. Stengl, H. Strack, J. Tihanyi and H. Weber. A new generation of high voltage MOSFETs breaks the limit line of silicon, Proc. IEDM, 683-685, 1998
[3]R. Siemieniec, F. Hirler and C. Geissler. Space-saving edge-termination structures for vertical charge compensation devices, Proc. EPE, 2009
