CADENCE益華電腦與COWARE共同合作 推出電子系統層級 (ESL)設計驗證流程
本文作者：admin
點擊：12418
2004-06-08 00:00
前言：
系統層級的設計技術可以讓驗證作業的成本降低最多 50%
Cadence益華電腦 (NYSE: CDN) 與系統層級電子設計自動化(EDA)軟體及服務的領導性供應商- CoWare® 公司，共同宣布針對複雜的系統單晶片(SoC)設計，推出可涵蓋電子系統層級(ESL)之設計驗證作業的全套整合性流程。這套ESL設計驗證解決方案，是兩家公司進行策略性結盟後所完成最重要的一個里程碑。它可以讓客戶獲得系統層級設計技術，同時讓驗證作業的時間縮短50%。該流程結合了CoWare最新版、以SystemC為主的ConvergenSC™ SoC設計工具，以及ConvergenSC 模型元件資料庫和Cadence® Incisive™ 功能性驗證平台。
ARM(安謬H)電子設計自動化關係部門經理，Duncan Bryan表示：我們提供ARM IP的SystemC模型，協助ESL層級設計成為簡化複雜的系統單晶片設計的重要關鍵。CoWare的ConvergenceSC設計工具和Cadence的Incisive平台的結合，讓使用以ARM核心為主的設計人員，能夠從系統層級設計到全晶片設計驗證的階段，有效率地哂�SystemC模型、軟體，並進行測試。正因為這樣的驗證作業十分重要，故我們十分樂見這樣的合作。
Cadence益華電腦系統及功能性驗證部總經理，Mitch Weaver 表示：我們很高興透過與CoWare的策略性合作，而達成這項重要的里程碑。利用這項整合的流程，讓客戶在系統層級到矽晶圓製造的過程中，使用一致且正確的開發環境，大幅降低風險和產品上市速度。我們的客戶將可以在更快的速度下，以經過驗證、可重複使用的硬體和軟體，來建立各項系統，並對首次設計便產生正確系統深具信心。
CoWare行銷副總裁，Mark Milligan 表示：由於設計的規模和複雜度不斷提高，使得ESL對於驗證作業結果的影響力越來越高。也因此Cadence益華電腦與CoWare共同合作，以便利用ESL來解決各項設計(尤其是採用嵌入式軟體進行設計)驗證方面的挑戰。
ESL層級設計面臨的驗證作業挑戰
目前，驗證工程師必須重新建立系統層級測試範例，才能得到一般只能從系統架構而推導出來的系統行為。但是這樣一來，就必須投入極為龐大的資源，才能完成高複雜度之系統單晶片的驗證作業。同時，許多系統結構工程師都使用高階模型來嘗試開發設計空間，但是驗證工程師卻無法在RTL驗證作業中，重複使用這些模型。這種作業方式的問題，是會使得設計的原意被扭曲，同時無法確實找到潛在的重大設計瑕疵。
嵌入式軟體開發人員面臨類似的挑戰。為了對他們所開發的嵌入式軟體進行偵錯，開發人員經常必須等待原型產品被製作出來，但是對於設計流程而言，這通常已經太遲。另一種方式是採用RTL協同驗證的技術，但問題是其速度太慢，且對於未驗證之RTL沒有深入之瞭解的軟體開發人員而言，還要面臨更多的挑戰。
Cadence益華電腦和CoWare ESL設計驗證流程
若採用統一的流程，系統結構工程師就可以快速探知ConvergenSC 內的設計空間，並決定系統單晶片可採用的最佳系統架構。SystemC Transaction層級的模型 (TLM) 的模擬速度比RTL快上一萬倍，因此使用這個模型就可以利用軟體，而根據實際的系統環境來評估其結構。這些模型也可以提供極高的精確性，以便進行系統分析及最佳化。而軟體開發人員通常是使用SystemC 模型和ConvergenSC軟體分析技術，在設計作業的早期來確認嵌入式軟體的正確性，並進行最佳化。
在確認設計正確無誤之後，SystemC模型就變成一個功能性虛擬原型(FVP)，且具有嵌入式軟體測試平台。驗證工程師可以使用ConvergenSC技術，快速的重新建立FVP的組態，而成為一個異質性的模型。這個使用在Incisive平台中的異質模型，可以讓驗證工程師將其在系統中所獲得的各項結果，重新套用在後續的作業中，以便在超過RTL系統一百倍的模擬效能下，對RTL進行驗證。
工作方式
ConvergenSC及Incisive平台中包括了一些新的功能，以便將各項流程連結起來：
· ConvergenSC及Incisive平台現在使用相同的SystemC模擬技術和編譯器支援，因此所有的SystemC模型都可以在 這兩個系統上執行。這表示使用者在ConvergenSC上建立的SystemC模型，可以直接在Incisive功能性驗證技術中執行，完全不需要重新編譯。
· 現在您可以在Incisive平台技術中，使用全球最大的SystemC模型元件資料庫來進行驗證作業。 SystemC處理器支援套件(PSP)中的ConvergenSC模型元件資料庫與匯流排元件資料庫，可以在ConvergenSC及Incisive平台中進行模擬。
· ConvergenSC也可提供以繪圖平台為主的設計環境，並具備自動化TLM-to-RTL Transaction產生功能，以便使用ConvergenSC模型元件資料庫及使用者的RTL，快速對混合SystemC/HDL “FVPs”進行重複組態設定。並將SystemC/HDL “FVP”網路清單輸出到ConvergenSC