Agere Systems資深技術專員 Fadi Saibi
Synopsys事業開發部經理 Jing-fan Zhang
結合PCI Express介面的千兆乙太網路（Gigabit Ethernet, GbE）控制器，能發揮PCI Express高流量、低延遲能力的優點，帶來真正"Gigabit"等級的效能。透過這些強化的功能，系統可提供最佳的容量以及晶片內部記憶體的使用效率，進而大幅節省耗電量與使用空間。本文將分成上下兩集，分別探討將PCI Express數位智產（Intellectual Property, IP）核心整合至GbE設計時，可能面臨到的整合及系統驗證挑戰，以及PCI Express IP的組態設定技術，以達到最低功耗、最低延遲、最小記憶體容量，以及最佳系統效能。
匯流排介面之演進
為搭配更新更快的處理器，匯流排介面從最初的ISA，逐漸演進至現今的PCI(r)介面。PCI最初推出了33與66 MHz版本，其後為應付效能需求，進一步推出支援133與266 MHz時脈的PCI-X(r)。PCI Express為進階級的PCI技術，是一項高效能的通用型互連技術，鎖定各種運算與通訊平台，包括新一代PC、伺服器及各種嵌入式應用。PCI Express介面在使用模式、載入儲存架構，以及軟體介面方面，完全相容於PCI。新增的PCI Express效能強化功能，則包括支援高速序列點對點連結、交換型拓撲，以及封包化的通訊協定。其他先進功能還包括耗電量管理、高網路連線品質、熱插拔、資料完整性，以及錯誤處理等。圖1描述PCI系列技術的演進，以及各種應用的頻寬需求。
圖1 PCI系列技術的演進
於2003年推出的PCI Express規格，一問市就廣受採納。主要原因有二：第一，由於PCI Express使用的電路板層數較少，配線亦較為簡化，因此能夠縮小系統印刷電路板（printed circuit board, PCB）的尺寸，進而擁有比PCI與PCI-X更低的成本。第二，PCI Express支援更高的速度及各種新型的加值功能。如圖2以及圖3所示，市調機構IDC即預測，該項新技術將出現大幅的成長。圖2為PCI Express系統逐年的出貨量，而圖3顯示PCI Express半導體的營收額。
圖2 PCI Express系統出貨量
圖3 PCI Express半導體產業營收
PCI Express提供單位通道250 MBps的資料傳輸速度，將近是傳統PCI（133 MBps）的兩倍。更高的傳輸速度能夠提昇GbE網路介面及其他週邊裝置的使用效率。由於PCI Express擁有更優異的效能及低廉的成本，因此正快速地取代PCI與PCI-X，成為GbE控制器的標準介面。PCI Express介面的GbE控制器，在全雙工模式下能達到將近2,000 Mbps的傳輸速度。對於透過網路聯繫的公司內部而言，如此優異的效能提昇絕對可創造出更高的生產力。由於PCI Express介面的GbE控制器亦相容於PCI與PCI-X軟體模組，故能簡化企業在網路與系統升級上的流程。
圖4顯示PCI Express介面GbE控制器的高階區塊圖。這個設計採用多個數位與類比IP，其中包含自行研發及授權的IP，其成熟度與複雜度都不盡相同。GbE實體層（PHY）IP採用複雜的專利數位與類比技術，而GbE媒體存取控制器（Media Access Controller, MAC）數位IP則是已發展相當成熟的元件。PCI Express序列器/解序列器（SerDes）IP又是一個高速類比IP模塊。接下來，我們將歸納出在此類設計中運用授權的PCI Express數位IP時，所面臨的挑戰，以及過去所累積的相關經驗。
圖4 PCI Express介面GbE控制器的IP區塊圖
非技術性挑戰
選擇適合的IP廠商
在現今快速變遷的市場中，矽元件產品能否成功商業化，取決於許多因素。首先是經濟層面因素，包括產品上市時程及直接成本。直接成本較容易估算-部份或完整光罩的成本範圍可從最低的數十萬美元（130奈米製程），一直到一百多萬美元（90奈米製程）。而上市時程的延遲則會導致市佔率流失。依照不同的產品領域及競爭狀況，上述因素所造成的影響，可能高達數億美元的規模。在面對這些成本時，業者必須儘可能地降低設計階段失敗的風險，而其中一種降低風險的方法就是授權已發展成熟的IP。因此，選擇適合的IP及IP供應商就成為一項重要的課題。
GbE控制器的規格包含一個用來連結主控端電腦系統的PCI Express介面。在評估採購成本與自行開發的成本後，GbE晶片開發團隊選擇了向擁有豐富經驗的供應商取得IP授權方案。然而，選擇適合的IP與供應商不是項簡單的工作。尤其在2003年，當PCI Express IP還是項新開發的技術時，毅然決定以授權方式取得IP更是一大挑戰。
我們採用了下列各項標準，針對許多IP廠商進行評估：
* 外部IP的品質狀況
* 易用性與整合度
* FPGA支援以及矽元件的成熟度
* 互通性檢驗，包括PCI-SIGR相容性
* 支援與維護
除了上述標準外，業者亦須評估IP廠商長期發展技術的決心，以及開發團隊的技術實力。在矽元件尚未推出實際產品、IP發展還處於初期階段時，這是個相當重要的環結。在這樣的情況下，與廠商密切合作是非常有幫助的。
與IP供應商密切合作
當GbE控制器的工程團隊決定將PCI Express整合至元件中時，PCI Express 1.0a規格尚處於初擬階段。這對IP研發業者及工程團隊形成另一項挑戰，因為規格一旦發生任何變更，都會使IP的開發及整合工作更加複雜，並對專案時程造成直接的影響。
為降低IP整合的風險，GbE控制器設計團隊與IP供應商結盟。雙方的工程師密切合作，共同解決初期PCI Express規格中未擬定清楚之處，並主動向PCI-SIG的PCI Express小組確定規格的內容。
技術挑戰
設計整合的挑戰
在PCI Express IP的整合過程中，須將尚未擬定完成的PCI Express規格納入考量。其中主要的挑戰為在整合過程中確保與PCI間的相容性，以及考量擴充IP時的相容性需求。
PCI Express PHY元件與PCI Express數位控制器IP的整合，衍生出許多有待克服的技術問題。在這種介面中會進行許多非同步交互作業。鏈路調適與狀態以及功耗管理狀態機制，必須維持極高的強固性，以應付各種發生機率極低，卻仍有可能發生的狀況。有許多不同的因素會影響在序列傳輸鏈路上的實體層交握通訊協定訊號。PCI Express實體層介面（PHY Interface of PCI Express, PIPE）架構在PCI Express MCA與PHY編碼子層之間定義了一個標準介面。這種作法可有效隔絕高速與類比電路問題，防止它們影響數位設計，也讓開發GbE控制器的類比與數位團隊能夠有協調性地進行工作。
建置PCI Express耗電量管理是一項特別具有挑戰性的工作。一個完整的PCI Express耗電量管理解決方案涉及多項不同的標準，包括ACPI、PCI Express及PIPE。研發業者必須瞭解這些通訊協定的運作方法，包括平台硬體階層架構及平台軟體運作的通用模式。PCI Express規格詳細規範前者，可惜的是，它並未針對後者進行規範。
PCI Express IP客制化與組態設定
黑箱作業方式（Black-box approach）在進行技術成熟的IP整合時，或許是一個可以考量的方式。然而，在開發GbE控制器時，這個方法卻不適用。主要原因是在GbE領域中，並沒有成熟的技術可以支援PCI Express介面。由於PCI Express IP團隊的首要任務是專注於開發可運作的功能區塊，而將客戶的特殊需求擱置一旁。因此，IP團隊在開發IP時必須特別注意客制化IP的開發，以因應所有GbE控制器產品的需求。若沒有妥善規劃，IP客制化設計有可能會發展出不符規格的解決方案。
為支援規格所允許的設計條件，PCI Express IP也必須支援參數調整功能。在開發搭載小量晶片內建記憶體，與低耗電的高效能PCI Express GbE介面時，選擇適合的數位IP組態參數是相當重要的工作。儘管IP供應商提供了參考用的設定值，但設計團隊還是不能完全依賴IP供應商的設定，畢竟他們的主要任務僅止於開發可完全運作的通用型功能區塊。
驗證的挑戰
對於任何複雜的SoC設計而言，功能驗證都是一項重要的工作。在GbE的例子中，最基本的要求是確保GbE連結埠能順利搭配PCI Express序列鏈路一起運作。儘管大多數採用的IP已進行過獨立測試，有些還通過矽元件檢測，但仍須針對整套設計進行檢驗。檢驗策略考量了功能分割、配合IP發展進度的專案時程，以及可用資源。
可採行的檢驗選項包括了採用搭配FPGA的模擬式檢驗，或是專心開發單一模擬器的檢驗環境。採用純模擬式的檢驗方式，須選擇適合的觸發產生與檢查機制，以便找出最快達到100%程式碼涵蓋率與高階功能涵蓋率的最快方法。
矽元件檢驗與PCI-SIG相容性
元件設計的最終目是必須完美無暇的運作於桌上型或筆記型電腦等複雜的平台裡，這些平台通常含有多家廠商所提供的元件，且元件都受到各種不同標準與規格的限制。設計團隊必須瞭解各種系統問題，方能成功整合PCI Express IP。採用這樣的模式才能確保最高的成功機率，開發出第一次就能順利運作的產品，以及內含矽晶片、驅動程式及參考設計的完整解決方案。
為成功推出產品並獲得客戶採納，驗證與可互通性是相當重要的關鍵。在GbE方面，新罕布夏大學（University of New Hampshire, UNH）的驗證程序相當嚴謹，其認證結果要比其他與夥伴廠商進行一連串互通性測試還具參考價值。由於PCI Express認證流程與相容平台尚在發展中，因此互通測試仍相當重要。除了認證與互通性以外，效能量測及基準評價也能用來評估架構上以及客制化方面的各項決策。
對於PCI Express此類技術而言，初期的驗證與互通性測試是極具挑戰性的工作。在初期階段，業者很難找到理想的平台來支援新技術，也很難找到相容且錯誤較少，且由root-complex /北橋晶片組廠商所設計與製造的鏈路元件。
小結
隨著時間的演進，匯流排介面也由過去的ISA、PCI，演變至今日的PCI Exress技術。由於PCI Express的優異效能及低廉成本，該技術已成為最適合GbE控制器的標準介面。然而，由於PCI Express IP架構仍屬於相對的初期發展階段，在IP設計及整合及驗證的技術上，仍不夠成熟完整。因此，開發小組在設計及驗證的過程當中，仍會遭遇許多技術及非技術上的挑戰。由於產品的上市時程及系統成本，對於該產品是否成功影響甚鉅，動輒數億美元的風險成本，使得廠商們不得不正視這些挑戰。因此，廠商們紛紛致力於找出克服這些挑戰的最佳方式，以期產品能夠在第一次開發時就成功，並以最低開發成本最快推出市面。
下一集文章，我們就要為各位介紹一套整合及系統驗證的參考方案，協助設計團隊在面臨PCI Express數位IP整合，以及GbE控制器檢驗的挑戰時，能夠找到一種達到最低功耗、最低延遲、最小記憶體容量，以及最佳系統效能的解決方案。
Synopsys事業開發部經理 Jing-fan Zhang
結合PCI Express介面的千兆乙太網路（Gigabit Ethernet, GbE）控制器，能發揮PCI Express高流量、低延遲能力的優點，帶來真正"Gigabit"等級的效能。透過這些強化的功能，系統可提供最佳的容量以及晶片內部記憶體的使用效率，進而大幅節省耗電量與使用空間。本文將分成上下兩集，分別探討將PCI Express數位智產（Intellectual Property, IP）核心整合至GbE設計時，可能面臨到的整合及系統驗證挑戰，以及PCI Express IP的組態設定技術，以達到最低功耗、最低延遲、最小記憶體容量，以及最佳系統效能。
匯流排介面之演進
為搭配更新更快的處理器，匯流排介面從最初的ISA，逐漸演進至現今的PCI(r)介面。PCI最初推出了33與66 MHz版本，其後為應付效能需求，進一步推出支援133與266 MHz時脈的PCI-X(r)。PCI Express為進階級的PCI技術，是一項高效能的通用型互連技術，鎖定各種運算與通訊平台，包括新一代PC、伺服器及各種嵌入式應用。PCI Express介面在使用模式、載入儲存架構，以及軟體介面方面，完全相容於PCI。新增的PCI Express效能強化功能，則包括支援高速序列點對點連結、交換型拓撲，以及封包化的通訊協定。其他先進功能還包括耗電量管理、高網路連線品質、熱插拔、資料完整性，以及錯誤處理等。圖1描述PCI系列技術的演進，以及各種應用的頻寬需求。
圖1 PCI系列技術的演進
於2003年推出的PCI Express規格，一問市就廣受採納。主要原因有二：第一，由於PCI Express使用的電路板層數較少，配線亦較為簡化，因此能夠縮小系統印刷電路板（printed circuit board, PCB）的尺寸，進而擁有比PCI與PCI-X更低的成本。第二，PCI Express支援更高的速度及各種新型的加值功能。如圖2以及圖3所示，市調機構IDC即預測，該項新技術將出現大幅的成長。圖2為PCI Express系統逐年的出貨量，而圖3顯示PCI Express半導體的營收額。
圖2 PCI Express系統出貨量
圖3 PCI Express半導體產業營收
PCI Express提供單位通道250 MBps的資料傳輸速度，將近是傳統PCI（133 MBps）的兩倍。更高的傳輸速度能夠提昇GbE網路介面及其他週邊裝置的使用效率。由於PCI Express擁有更優異的效能及低廉的成本，因此正快速地取代PCI與PCI-X，成為GbE控制器的標準介面。PCI Express介面的GbE控制器，在全雙工模式下能達到將近2,000 Mbps的傳輸速度。對於透過網路聯繫的公司內部而言，如此優異的效能提昇絕對可創造出更高的生產力。由於PCI Express介面的GbE控制器亦相容於PCI與PCI-X軟體模組，故能簡化企業在網路與系統升級上的流程。
圖4顯示PCI Express介面GbE控制器的高階區塊圖。這個設計採用多個數位與類比IP，其中包含自行研發及授權的IP，其成熟度與複雜度都不盡相同。GbE實體層（PHY）IP採用複雜的專利數位與類比技術，而GbE媒體存取控制器（Media Access Controller, MAC）數位IP則是已發展相當成熟的元件。PCI Express序列器/解序列器（SerDes）IP又是一個高速類比IP模塊。接下來，我們將歸納出在此類設計中運用授權的PCI Express數位IP時，所面臨的挑戰，以及過去所累積的相關經驗。
圖4 PCI Express介面GbE控制器的IP區塊圖
非技術性挑戰
選擇適合的IP廠商
在現今快速變遷的市場中，矽元件產品能否成功商業化，取決於許多因素。首先是經濟層面因素，包括產品上市時程及直接成本。直接成本較容易估算-部份或完整光罩的成本範圍可從最低的數十萬美元（130奈米製程），一直到一百多萬美元（90奈米製程）。而上市時程的延遲則會導致市佔率流失。依照不同的產品領域及競爭狀況，上述因素所造成的影響，可能高達數億美元的規模。在面對這些成本時，業者必須儘可能地降低設計階段失敗的風險，而其中一種降低風險的方法就是授權已發展成熟的IP。因此，選擇適合的IP及IP供應商就成為一項重要的課題。
GbE控制器的規格包含一個用來連結主控端電腦系統的PCI Express介面。在評估採購成本與自行開發的成本後，GbE晶片開發團隊選擇了向擁有豐富經驗的供應商取得IP授權方案。然而，選擇適合的IP與供應商不是項簡單的工作。尤其在2003年，當PCI Express IP還是項新開發的技術時，毅然決定以授權方式取得IP更是一大挑戰。
我們採用了下列各項標準，針對許多IP廠商進行評估：
* 外部IP的品質狀況
* 易用性與整合度
* FPGA支援以及矽元件的成熟度
* 互通性檢驗，包括PCI-SIGR相容性
* 支援與維護
除了上述標準外，業者亦須評估IP廠商長期發展技術的決心，以及開發團隊的技術實力。在矽元件尚未推出實際產品、IP發展還處於初期階段時，這是個相當重要的環結。在這樣的情況下，與廠商密切合作是非常有幫助的。
與IP供應商密切合作
當GbE控制器的工程團隊決定將PCI Express整合至元件中時，PCI Express 1.0a規格尚處於初擬階段。這對IP研發業者及工程團隊形成另一項挑戰，因為規格一旦發生任何變更，都會使IP的開發及整合工作更加複雜，並對專案時程造成直接的影響。
為降低IP整合的風險，GbE控制器設計團隊與IP供應商結盟。雙方的工程師密切合作，共同解決初期PCI Express規格中未擬定清楚之處，並主動向PCI-SIG的PCI Express小組確定規格的內容。
技術挑戰
設計整合的挑戰
在PCI Express IP的整合過程中，須將尚未擬定完成的PCI Express規格納入考量。其中主要的挑戰為在整合過程中確保與PCI間的相容性，以及考量擴充IP時的相容性需求。
PCI Express PHY元件與PCI Express數位控制器IP的整合，衍生出許多有待克服的技術問題。在這種介面中會進行許多非同步交互作業。鏈路調適與狀態以及功耗管理狀態機制，必須維持極高的強固性，以應付各種發生機率極低，卻仍有可能發生的狀況。有許多不同的因素會影響在序列傳輸鏈路上的實體層交握通訊協定訊號。PCI Express實體層介面（PHY Interface of PCI Express, PIPE）架構在PCI Express MCA與PHY編碼子層之間定義了一個標準介面。這種作法可有效隔絕高速與類比電路問題，防止它們影響數位設計，也讓開發GbE控制器的類比與數位團隊能夠有協調性地進行工作。
建置PCI Express耗電量管理是一項特別具有挑戰性的工作。一個完整的PCI Express耗電量管理解決方案涉及多項不同的標準，包括ACPI、PCI Express及PIPE。研發業者必須瞭解這些通訊協定的運作方法，包括平台硬體階層架構及平台軟體運作的通用模式。PCI Express規格詳細規範前者，可惜的是，它並未針對後者進行規範。
PCI Express IP客制化與組態設定
黑箱作業方式（Black-box approach）在進行技術成熟的IP整合時，或許是一個可以考量的方式。然而，在開發GbE控制器時，這個方法卻不適用。主要原因是在GbE領域中，並沒有成熟的技術可以支援PCI Express介面。由於PCI Express IP團隊的首要任務是專注於開發可運作的功能區塊，而將客戶的特殊需求擱置一旁。因此，IP團隊在開發IP時必須特別注意客制化IP的開發，以因應所有GbE控制器產品的需求。若沒有妥善規劃，IP客制化設計有可能會發展出不符規格的解決方案。
為支援規格所允許的設計條件，PCI Express IP也必須支援參數調整功能。在開發搭載小量晶片內建記憶體，與低耗電的高效能PCI Express GbE介面時，選擇適合的數位IP組態參數是相當重要的工作。儘管IP供應商提供了參考用的設定值，但設計團隊還是不能完全依賴IP供應商的設定，畢竟他們的主要任務僅止於開發可完全運作的通用型功能區塊。
驗證的挑戰
對於任何複雜的SoC設計而言，功能驗證都是一項重要的工作。在GbE的例子中，最基本的要求是確保GbE連結埠能順利搭配PCI Express序列鏈路一起運作。儘管大多數採用的IP已進行過獨立測試，有些還通過矽元件檢測，但仍須針對整套設計進行檢驗。檢驗策略考量了功能分割、配合IP發展進度的專案時程，以及可用資源。
可採行的檢驗選項包括了採用搭配FPGA的模擬式檢驗，或是專心開發單一模擬器的檢驗環境。採用純模擬式的檢驗方式，須選擇適合的觸發產生與檢查機制，以便找出最快達到100%程式碼涵蓋率與高階功能涵蓋率的最快方法。
矽元件檢驗與PCI-SIG相容性
元件設計的最終目是必須完美無暇的運作於桌上型或筆記型電腦等複雜的平台裡，這些平台通常含有多家廠商所提供的元件，且元件都受到各種不同標準與規格的限制。設計團隊必須瞭解各種系統問題，方能成功整合PCI Express IP。採用這樣的模式才能確保最高的成功機率，開發出第一次就能順利運作的產品，以及內含矽晶片、驅動程式及參考設計的完整解決方案。
為成功推出產品並獲得客戶採納，驗證與可互通性是相當重要的關鍵。在GbE方面，新罕布夏大學（University of New Hampshire, UNH）的驗證程序相當嚴謹，其認證結果要比其他與夥伴廠商進行一連串互通性測試還具參考價值。由於PCI Express認證流程與相容平台尚在發展中，因此互通測試仍相當重要。除了認證與互通性以外，效能量測及基準評價也能用來評估架構上以及客制化方面的各項決策。
對於PCI Express此類技術而言，初期的驗證與互通性測試是極具挑戰性的工作。在初期階段，業者很難找到理想的平台來支援新技術，也很難找到相容且錯誤較少，且由root-complex /北橋晶片組廠商所設計與製造的鏈路元件。
小結
隨著時間的演進，匯流排介面也由過去的ISA、PCI，演變至今日的PCI Exress技術。由於PCI Express的優異效能及低廉成本，該技術已成為最適合GbE控制器的標準介面。然而，由於PCI Express IP架構仍屬於相對的初期發展階段，在IP設計及整合及驗證的技術上，仍不夠成熟完整。因此，開發小組在設計及驗證的過程當中，仍會遭遇許多技術及非技術上的挑戰。由於產品的上市時程及系統成本，對於該產品是否成功影響甚鉅，動輒數億美元的風險成本，使得廠商們不得不正視這些挑戰。因此，廠商們紛紛致力於找出克服這些挑戰的最佳方式，以期產品能夠在第一次開發時就成功，並以最低開發成本最快推出市面。
下一集文章，我們就要為各位介紹一套整合及系統驗證的參考方案，協助設計團隊在面臨PCI Express數位IP整合，以及GbE控制器檢驗的挑戰時，能夠找到一種達到最低功耗、最低延遲、最小記憶體容量，以及最佳系統效能的解決方案。
