楊劍
可編程系統設計在各個領域正逐步顯現出他們的優勢，由於FPGA的可重複編程的特點，人們認識並開發出許多能發揮其特長的應用。譬如說，FPGA可以配置成為一個專用DSP來處理音視頻應用；同樣FPGA也可以很方便地重新配置以支援不同網路協定，從而達到不需要更換硬體就可支援不同協定網路的功能。因此，FPGA目前正廣泛應用於網路交換和路由設備、數位音視頻、通信基地台處理設備等領域。
可編程系統設計，Actel認為，“融合技術將可編程邏輯的優勢帶進新的應用領域中，而這些應用領域直至目前也只能採用分立類比元件和混合信號ASIC供應商提供的元件。融合技術為系統的開發帶來了新的功能，允許設計人員將相同的晶片用於多種不同的應用中，並且能快速配合不斷變更的產業標準。”
QuickLogic公司總裁兼首席執行官Tom Hart指出，QuickLogic的嵌入式標準產品(ESP)是一種單晶片FPGA解決方案，它將標準積體電路(IC)的性能保障和低成本優勢與可編程邏輯的靈活性和快速市場切入特點完美地結合到了一起。這一創新架構可使設計人員能夠在同一晶片上提供標準產品和用戶定制的可編程邏輯，並幫助產品快速打入市場。
雖是如此，可編程系統設計技術離成熟地商用化依然存在令人疑慮的地方。業界的領先廠商紛紛看中了“可編程”這塊領地，並都推出了自己的策略產品和發佈了自己的roadmap，可是對於用戶來說，缺乏一個通用的、標準化的管理軟體，可以讓系統根據客戶的應用要求來自動地配置FPGA，從而真正實現“可編程”設計“靈活性”的優勢；同時，隨著FPGA的設計靈活性越來越強，這難免會讓設計工程師掉入一個設計陷阱，那就是把FPGA作為一個傳統MCU來使用。相對於MCU系統來說，如果說僅僅只是為了隨從設計的靈活性，而在設計過程中添加一項“定制化”工作來得到一個並不是特別穩定的CPU、再用現今並不是特別成熟的開發環境去進行類似於MCU系統的開發工作，這實在是一種得不償失的行為。
另外，在搜集本期專輯資料的時候，編者發現，隨著製程技術進入深次微米(DSM)時代，FPGA應用領域擴大的同時也帶動了EDA工具產業的相對變化。複雜的應用使得FPGA元件的密度越來越高，其所帶來的直接問題便是設計閉合還有功耗的問題。另外，面對“可編程”這樣一個新的設計方式，傳統的偵測方法也已無法勝任，再加上越來越多的IP的整合，這些對於現有的FPGA開發工具帶來了不小的挑戰。
我們知道以往這些FPGA的領導廠商都有自己的開發工具，可是隨著製程技術進入DSM階段，光是對於FPGA本身日漸增多的功能的研發就已經讓廠家投入非常大的資源，相應的開發工具的研發成本則讓他們有點力不從心的感覺了。各大EDA廠商顯然都看到了這樣的問題，不失時機地為FPGA設計專閘進行了優化。對於FPGA廠家來說，與EDA廠商的合作也成為他們節省成本提高產品競爭力的手段。
最新可編程平臺
Xilinx：Virtex-4平臺實現低成本實現最佳性能的正確資源組合
Xilinx公司剛剛推出的Virtex-4 FPGA提供了最先進的邏輯、最高的性能、最高的密度和最大的記憶體容量。它採用90nm製造製程、300mm晶圓技術生產，具有200,000個邏輯單元、500 MHz 性能。整個系列分為三個面向特定應用領域而優化的平臺FPGA架構，共有17種元件可供設計人員選擇。
這三個平臺分別是Virtex-4 LX平臺FPGA(針對高性能邏輯整合應用而優化)，它們提供了最高的邏輯和I/O密度以及非常高的可編程邏輯容量；Virtex-4 SX平臺FPGA(針對超高性能即時信號處理而優化)，它們整合有超高比例的DSP資源和嵌入式記憶體，也能夠以更低的功耗提供突破性的DSP性能；Virtex-4 FX平臺FPGA(針對包括高速串列連接和嵌入式處理的全面系統應用而優化)，包含嵌入式IBM PowerPC405處理器的FX平臺整合了串列收發器和帶有輔助處理器的單元控制器，對於構建完整的可編程系統是非常理想的選擇。
Actel：Fusion技術讓FPGA變成真正可編程系統級晶片
Fusion技術是一種能夠將混合信號的類比功能、快閃記憶體以及FPGA結構整合在一起的可編程系統級單晶片。Fusion技術採用獨特的製程，把類比電路中需要的高電壓電晶體、SRAM需要的高性能CMOS、以及基於快閃記憶體的FPGA架構、ARM7軟核、嵌入式快閃記憶體等都整合到同一個晶片。其中，高絕緣性、三井結構以及支援高壓電晶體的能力成為Fusion技術的關鍵。
利用Fusion中的“三井結構”(即在CMOS中加一個“井”，具有高絕緣性)，能夠有效地隔離數位與類比信號之間相互干擾的雜散信號。在實體結構上，Fusion的硬體模組包括類比週邊和快閃記憶體週邊。其中，類比週邊可以根據具體的應用進行設置；其次是軟模組架構，包括可配置的MCU(可以是ARM內核或者是8051)。
在實體結構中，最有特色的是溝通各種週邊的"融合主幹"匯流排，連接了類比週邊、快閃記憶體週邊、FPGA架構中的週邊、系統應用以及MCU等。這個融合主幹不僅是通用的匯流排界面，還可將未定序器整合在FPGA架構中，以便對個別週邊進行配置，並支援週邊資料的低層次處理。
從邏輯的角度來看，Fusion技術包含了底層、第一層、第二層、第三層。其中，底層包括了類比、快閃記憶體、硬連接，所有週邊均採用嵌入式標準化介面；第一層則是融合主幹匯流排和控制邏輯，可根據快閃記憶體單元的資訊配置週邊，並可以控制週邊之間的通信；第二層則是融合小型應用的附屬程式，它可以實現特定功能和軟IP，可以由Actel、客戶或者合作夥伴提供；第三層則是系統應用，可結合小型應用附屬程式進行較大型用戶應用，可以選配MCU。其中，第一層、第二層以及第三層都可以通過MCU去實現。在應用過程中，如果需要高性能的應用，則可以通過融合主幹交給邏輯閘實現，如果需要成本低的應用，則可以通過ARM核去實現。
從Fusion架構的堆疊角度來講，採用從底層到第三層的分層模型，實現高或低抽象層次的設計，所有週邊都是平等處理，無論是硬連線週邊或是軟IP內核；主幹規模可根據週邊或小型應用附屬程式的數量延展；可快速組合小型應用附屬程式，創建大型應用程式；介面設計精良，可整合外部IP和工具。
Cypress：混合信號陣列
Cypress的PSoC混合信號陣列是可編程的系統單晶片(SOC)，其整合了微控制器以及嵌入式系統中通常圍繞微控制器周圍的類比及數位元件。
內建一顆微控制器，一個PSoC元件最多可整合100種週邊功能，從而幫助客戶節約設計時間和板上面積，降低了功耗，系統成本也可降低0.5美元～10美元。方便易用的開發工具使設計人員能夠準確選擇所需的週邊功能，包括放大器、ADC、DAC、濾波器及比較器等類比功能以及計時器、計數器、PWM、SPI和UART等數位功能。
PSoC系列的類比功能包括軌至軌輸入、可編程增益放大器以及最大14位元的ADC，其雜訊極低，輸入損耗及電壓偏移也非常低。PSoC設備包括最大32 KB的快閃記憶體、2 KB的SRAM、帶有32位累加器的8×8乘法器、電源和睡眠監控電路，以及硬體I2C通信等。
PSoC Designer是PSoC的傳統軟體發展環境，它是一款功能全面的基於圖形用戶介面(GUI)的設計工具套件，使用戶能以簡單的點擊對設計中的矽技術進行配置。在PSoC Designer的幫助下，用戶可以採用C語言或組合語言編寫MCU的代碼，還可用事件觸發器和多中斷點等先進的特性對設計進行偵測，同時還可以採用C語言、組合語言或二者的結合，通過代碼實現單步進。
新近推出的PSoC Express是第一款有助於系統工程師進行基於微控制器設計的開發工具，而且無需任何組合語言或C語言編程的知識。PSoC Express工作在比以往技術更高的抽象水平上，不再需要開發有關韌體，因此能在幾小時或幾天之內推出新的設計，就針對的PSoC元件進行類比和編程，而無需花費數星期或數月的時間。
在PSoC Express的幫助下，設計人員只需考慮應用知識，從目錄中選擇輸入和輸出元件來確定定制解決方案，再將兩者加以邏輯連接來定義系統行為。設計人員只需借助PSoC Express就可通過模擬來確認設計是否可行，還可生成並下載元件編程檔。此新工具還可創建專閘的項目文檔，包括含有寄存器映射圖、介面原理圖以及材料清單的產品說明書。設計人員不必撰寫任何微控制器代碼就能實現可靠的定制應用，速度也提高很多。PSoC Express是免費的。PSoC元件具有混合信號ASIC的優勢，同時又無需ASIC NRE或設計完成時間。
Altera：Cyclone II成為ASIC與ASSP替代方案
Altera公司提供了大容量的低成本FPGA——Cyclone II EP2C70元件，以盡可能低的成本實現更高的功能，目標是成為ASIC和ASSP的替代方案。EP2C70元件具有68,416個邏輯單元(LE)，1.1Mb嵌入式記憶體和150個專用18×18乘法器，並且具備更多的專用數位信號處理資源。這使得EP2C70元件成為價格敏感DSP應用中理想的解決方案。採用相應的專用DSP資源，設計人員可以實現MPEG4編解碼、視頻濾波和無線基礎設施等視頻和圖像處理應用。同時，系統設計人員還可以在單個Cyclone II FPGA中實現多個Nios II嵌入式處理器，達到更高級的系統性能，其更大的靈活性可適應動態的設計環境。
QuickLogic：QuickMIPS
QuickMIPS系列在一塊裸片上整合了一個完整的嵌入式處理器子系統和可編程邏輯電路。這種元件架構為系統設計者們提供了一些機會，可以在實現硬體(或軟體)中的系統功能方面進行折衷，從而提高性能(或系統靈活性)。
此解決方案允許系統開發商在單個整合開發環境中做硬體和軟體除錯，因而縮短開發時間，並降低成本。該產品已達到板支援封裝(BSP)，包括系統初始化代碼、中斷處理代碼、片上元件和板上元件的驅動程式(如UART、乙太網路MAC)。在QuickMIPS上執行Nucleus RTOS能為網路資料儲存和圖像提供各種軟體解決方案，可通過可選擇的AT套件達成，如Nucleus NET、Nucleus FILE和Nucleus GRAFIX。
完整的QuickMIPS解決方案包括SDK、針對即時操作系統的軟體驅動器(如Accelerated Technology的Nucleus RTOS)和QuickMIPS系統模型。還提供首款First Silicon Solutions(FS2)的On-Chip Instrumentation(OCI)方案，能整合可程式邏輯結構和CPU的除錯。除了能通過MIPS EJTAG埠可接取的執行控制和除錯特色，該元件還具有FS2 CLAM(可配置邏輯分析器模組)，使用戶在可程式邏輯結構中能追蹤和觸發高達128個指定內部節點(每次32個)。
在CLAM系統和MIPS CPU之間交叉觸發，可使指令被終止和追溯結構，因而加速軟硬體的協同設計和校驗。在QuickMIPS元件上的系統模型、SDK和可程式邏輯使設計者能在設計週期中，較早地平衡軟硬體，減少設計時間和成本。在Flash記憶體中代碼的下載能藉由SDK上USB埠導入。同時，SDK上乙太網路埠加速了應用開發中代碼的下載。
由於可編程邏輯電路和處理器子系統之間的通信完全在晶片上進行，QuickLogic公司的Vialink技術可以幫助保護可編程邏輯電路中由用戶開發的知識產權，防止它們被篡改。
Lattice：MachXO
MachXO邏輯元件建立在低成本的130nm嵌入式Flash處理製程上。它能夠在單晶片中暫態工作，這種特性對於許多CPLD應用來說是十分重要的。3.5ns的管腳至管腳的延時使得元件能夠滿足當代系統設計的高速要求。“E”型MachXO元件採用了1.2V邏輯核技術，適用於超低功耗的應用。一個片上的電壓調整器使得“C”型MachXO元件可以支援1.8V、2.5V或3.3V的外部電壓，從而支援傳統的系統電源要求。
與此同時，在MachXO系列的所有成員中還增加了分散式記憶體、一種低待機功耗的睡眠模式以及通過Lattice特有的TransFR技術來透明地更新邏輯配置的功能。此外，在較大的系列成員中，增加了對嵌入式RAM(EBR)和鎖相環(PLL)時鐘電路以及PCI和LVDS I/O的支援，提供了通常僅在傳統的FPGA結構中才有的功能。與此同時，還保留了Lattice前幾代CPLD(如流行的MACH元件)的暫態上電、單晶片和高速的優點。
據瞭解，MachXO系列有4個密度等級，包括256、640、1200 和2280 LUT的元件，用戶的I/O數目從78至271個。MachXO1200和MachXO2280支援1或者2個類比鎖相迴路，以及1或者3個9K位元的嵌入式RAM區塊，每個元件分別有9.2K或27.6K位的區塊記憶體。Flash使得每個EBR區塊不僅可以被配置成標準的單埠和雙埠RAM功能，而且可以成為非揮發性的用戶ROM。專用的“硬”FIFO支援邏輯提高了FIFO實現的效率，並且無需額外的LUT用於指標和標誌功能。這些新的元件能讓系統設計者在單位邏輯功能上降低50%的成本，而且在特性上有了極大的提升。
MachXO低功耗睡眠模式可減少100倍的待機功耗，支持那些要求低功耗的應用。該元件還支援Lattice特有的TransFR(透明的現場重新配置)技術，能夠在元件使用SRAM配置記憶體繼續正常工作的情況下，對Flash配置記憶體進行透明的編程。新的配置可以方便在數毫秒中從Flash下載到SRAM區塊中。TransFR技術使得元件能在不嚴重中斷系統運行的情況下實現更新，確保了現場邏輯更新的靈活性。
在每個元件的內核中是一個查找表陣列，可以用來實現邏輯和小型的分散式記憶體。這個陣列被靈活的I/O所包圍，這些I/O能夠實現多種流行的I/O標準，如LVCMOS。在大一些的元件中，還支持PCI和LVDS。另外，用於MachXO元件的完整的時序驅動設計包含在Lattice的ispLEVER設計工具套件中。Mentor Graphics的Precision RTL Synthesis和Synplicity的Synplify合成工具支援VHDL和Verilog設計輸入。ispLEVER軟體提供了一整套實現、驗證和編程工具。
EDA設計工具的支援情況
Synplicity：規模最大，合成為特色
Synplicity最新發佈了Synplify Pro 8.0 FPGA合成工具，能緊密整合第三方形式驗證、佈局佈線及偵測產品，在運行時間和結果質量上均有改進。
該工具包含形式驗證流程，工具軟體輸出一個驗證介面檔(VIF)，用於針對Altera和Xilinx元件的形式驗證流程。Synplify Pro內還整合了Identify FPGA來源碼偵測器，並具有雙寫入RAM支援功能，可針對用戶的目標FPGA元件選擇正確的RAM實現。8.0版本還包括對新元件的支援，如Actel新推出的ProASIC3 FPGA和Altera的HardCopy II家族結構化ASIC。
Altium：System-On-FPGA方案
澳大利亞的Altium 公司Nexar 2004產品是一個全面的、獨立於FPGA供應商的電子設計解決方案。它將原理圖輸入、硬體語言、預合成的IP元件、基於C和彙編的嵌入式軟體發展工具、可重新配置的的硬體平臺無縫地整合在同一環境中，利用板級設計方法在FPGA上實現完整的基於處理器的數位系統。
系統採用的基於互動式設計、偵測的LiveDesign開發模式，使工程師擺脫了對HDL和系統級模擬的依賴，開發過程更加快捷、簡單。同時，系統提供豐富的拿來即用、預合成的IP CORE(含處理器內核)，使基於原理圖的FPGA設計變得非常高效並具有良好的可攜性。此外，可重新配置的硬體平臺NanoBoard是業界第一塊基於FPGA的、支援LiveDesign開發模式的開發板，它能夠無風險地進行晶片級系統整合、軟硬體並行設計和偵測。
Cadence：致力於驗證
Cadence 公司FPGA全晶片驗證可在晶片組裝上板前發現各種錯誤，從而縮短開發時間。Incisive一體化類比器(Incisive Unified Simulator)借助功能強大的斷言和SimVision工具，可使設計人員在類比器中發現潛在的時序錯誤和功能性錯誤。
同時，Cadence公司與PFGA晶片廠商緊密合作，確保了Incisive一體化類比器與FPGA設計套件間高度的整合性。這種合作關係縮短了FPGA的設計週期。
Incisive一體化類比器的優點：
* 提供終極的基於類比的速度和效率；
* 通過內生事務級的類比，RTL性能提高100倍；
* 事務級支援，縮短50%的測試平臺開發時間，一體化的測試生成以及驗證元件重用；
* 縮短驗證時間，更快找到bugs，使用靜態和動態斷言檢查的詳盡類比；
* 縮短25%的偵測時間，通過一體化的事務/信號檢視，HDL分析功能以及一體化的全語言偵測環境；
* 使用可選的按需加速，RTL性能提升100倍。
Mentor Graphics：打造完整的FPGA全流程方案
Mentor Graphic公司能夠提供FPGA全流程完整解決方案。完善的設計技術包括：功能強，並支援各種描述方式的設計輸入和設計管理工具HDL Designer Series；支援業界全部標準，具備良好偵測性能，並且為產業所廣泛認同的模擬偵測工具ModelSim；還包括全系列的邏輯合成技術：RTL邏輯合成工具Precision RTL，實體合成工具Precision Physical，演算法級高階語言C/C++合成工具Catapult C。
結語
如今的電子產品設計變得越來越難。隨著半導體製程進入深次微米階段，電子產品設計的越來越複雜，技術成本也隨之直線上升；另外由於產品的市場存活時間越來越短，新應用更是日新月異，也直接導致了Time to Market的壓力之下產品開發週期的不斷縮短。同時，為了加強自身產品的市場競爭力度，眾多FPGA廠商在其平臺添加了更多諸如類比、Flash記憶體、收發器、DSP、嵌入式處理器等功能。如此舉措無非是加強了使用者對於自身產品的“可編程”性。因此，可以這樣預見，“可編程”的趨勢已如箭在弦上，不得不發！
可編程系統設計在各個領域正逐步顯現出他們的優勢，由於FPGA的可重複編程的特點，人們認識並開發出許多能發揮其特長的應用。譬如說，FPGA可以配置成為一個專用DSP來處理音視頻應用；同樣FPGA也可以很方便地重新配置以支援不同網路協定，從而達到不需要更換硬體就可支援不同協定網路的功能。因此，FPGA目前正廣泛應用於網路交換和路由設備、數位音視頻、通信基地台處理設備等領域。
可編程系統設計，Actel認為，“融合技術將可編程邏輯的優勢帶進新的應用領域中，而這些應用領域直至目前也只能採用分立類比元件和混合信號ASIC供應商提供的元件。融合技術為系統的開發帶來了新的功能，允許設計人員將相同的晶片用於多種不同的應用中，並且能快速配合不斷變更的產業標準。”
QuickLogic公司總裁兼首席執行官Tom Hart指出，QuickLogic的嵌入式標準產品(ESP)是一種單晶片FPGA解決方案，它將標準積體電路(IC)的性能保障和低成本優勢與可編程邏輯的靈活性和快速市場切入特點完美地結合到了一起。這一創新架構可使設計人員能夠在同一晶片上提供標準產品和用戶定制的可編程邏輯，並幫助產品快速打入市場。
雖是如此，可編程系統設計技術離成熟地商用化依然存在令人疑慮的地方。業界的領先廠商紛紛看中了“可編程”這塊領地，並都推出了自己的策略產品和發佈了自己的roadmap，可是對於用戶來說，缺乏一個通用的、標準化的管理軟體，可以讓系統根據客戶的應用要求來自動地配置FPGA，從而真正實現“可編程”設計“靈活性”的優勢；同時，隨著FPGA的設計靈活性越來越強，這難免會讓設計工程師掉入一個設計陷阱，那就是把FPGA作為一個傳統MCU來使用。相對於MCU系統來說，如果說僅僅只是為了隨從設計的靈活性，而在設計過程中添加一項“定制化”工作來得到一個並不是特別穩定的CPU、再用現今並不是特別成熟的開發環境去進行類似於MCU系統的開發工作，這實在是一種得不償失的行為。
另外，在搜集本期專輯資料的時候，編者發現，隨著製程技術進入深次微米(DSM)時代，FPGA應用領域擴大的同時也帶動了EDA工具產業的相對變化。複雜的應用使得FPGA元件的密度越來越高，其所帶來的直接問題便是設計閉合還有功耗的問題。另外，面對“可編程”這樣一個新的設計方式，傳統的偵測方法也已無法勝任，再加上越來越多的IP的整合，這些對於現有的FPGA開發工具帶來了不小的挑戰。
我們知道以往這些FPGA的領導廠商都有自己的開發工具，可是隨著製程技術進入DSM階段，光是對於FPGA本身日漸增多的功能的研發就已經讓廠家投入非常大的資源，相應的開發工具的研發成本則讓他們有點力不從心的感覺了。各大EDA廠商顯然都看到了這樣的問題，不失時機地為FPGA設計專閘進行了優化。對於FPGA廠家來說，與EDA廠商的合作也成為他們節省成本提高產品競爭力的手段。
最新可編程平臺
Xilinx：Virtex-4平臺實現低成本實現最佳性能的正確資源組合
Xilinx公司剛剛推出的Virtex-4 FPGA提供了最先進的邏輯、最高的性能、最高的密度和最大的記憶體容量。它採用90nm製造製程、300mm晶圓技術生產，具有200,000個邏輯單元、500 MHz 性能。整個系列分為三個面向特定應用領域而優化的平臺FPGA架構，共有17種元件可供設計人員選擇。
這三個平臺分別是Virtex-4 LX平臺FPGA(針對高性能邏輯整合應用而優化)，它們提供了最高的邏輯和I/O密度以及非常高的可編程邏輯容量；Virtex-4 SX平臺FPGA(針對超高性能即時信號處理而優化)，它們整合有超高比例的DSP資源和嵌入式記憶體，也能夠以更低的功耗提供突破性的DSP性能；Virtex-4 FX平臺FPGA(針對包括高速串列連接和嵌入式處理的全面系統應用而優化)，包含嵌入式IBM PowerPC405處理器的FX平臺整合了串列收發器和帶有輔助處理器的單元控制器，對於構建完整的可編程系統是非常理想的選擇。
Actel：Fusion技術讓FPGA變成真正可編程系統級晶片
Fusion技術是一種能夠將混合信號的類比功能、快閃記憶體以及FPGA結構整合在一起的可編程系統級單晶片。Fusion技術採用獨特的製程，把類比電路中需要的高電壓電晶體、SRAM需要的高性能CMOS、以及基於快閃記憶體的FPGA架構、ARM7軟核、嵌入式快閃記憶體等都整合到同一個晶片。其中，高絕緣性、三井結構以及支援高壓電晶體的能力成為Fusion技術的關鍵。
利用Fusion中的“三井結構”(即在CMOS中加一個“井”，具有高絕緣性)，能夠有效地隔離數位與類比信號之間相互干擾的雜散信號。在實體結構上，Fusion的硬體模組包括類比週邊和快閃記憶體週邊。其中，類比週邊可以根據具體的應用進行設置；其次是軟模組架構，包括可配置的MCU(可以是ARM內核或者是8051)。
在實體結構中，最有特色的是溝通各種週邊的"融合主幹"匯流排，連接了類比週邊、快閃記憶體週邊、FPGA架構中的週邊、系統應用以及MCU等。這個融合主幹不僅是通用的匯流排界面，還可將未定序器整合在FPGA架構中，以便對個別週邊進行配置，並支援週邊資料的低層次處理。
從邏輯的角度來看，Fusion技術包含了底層、第一層、第二層、第三層。其中，底層包括了類比、快閃記憶體、硬連接，所有週邊均採用嵌入式標準化介面；第一層則是融合主幹匯流排和控制邏輯，可根據快閃記憶體單元的資訊配置週邊，並可以控制週邊之間的通信；第二層則是融合小型應用的附屬程式，它可以實現特定功能和軟IP，可以由Actel、客戶或者合作夥伴提供；第三層則是系統應用，可結合小型應用附屬程式進行較大型用戶應用，可以選配MCU。其中，第一層、第二層以及第三層都可以通過MCU去實現。在應用過程中，如果需要高性能的應用，則可以通過融合主幹交給邏輯閘實現，如果需要成本低的應用，則可以通過ARM核去實現。
從Fusion架構的堆疊角度來講，採用從底層到第三層的分層模型，實現高或低抽象層次的設計，所有週邊都是平等處理，無論是硬連線週邊或是軟IP內核；主幹規模可根據週邊或小型應用附屬程式的數量延展；可快速組合小型應用附屬程式，創建大型應用程式；介面設計精良，可整合外部IP和工具。
Cypress：混合信號陣列
Cypress的PSoC混合信號陣列是可編程的系統單晶片(SOC)，其整合了微控制器以及嵌入式系統中通常圍繞微控制器周圍的類比及數位元件。
內建一顆微控制器，一個PSoC元件最多可整合100種週邊功能，從而幫助客戶節約設計時間和板上面積，降低了功耗，系統成本也可降低0.5美元～10美元。方便易用的開發工具使設計人員能夠準確選擇所需的週邊功能，包括放大器、ADC、DAC、濾波器及比較器等類比功能以及計時器、計數器、PWM、SPI和UART等數位功能。
PSoC系列的類比功能包括軌至軌輸入、可編程增益放大器以及最大14位元的ADC，其雜訊極低，輸入損耗及電壓偏移也非常低。PSoC設備包括最大32 KB的快閃記憶體、2 KB的SRAM、帶有32位累加器的8×8乘法器、電源和睡眠監控電路，以及硬體I2C通信等。
PSoC Designer是PSoC的傳統軟體發展環境，它是一款功能全面的基於圖形用戶介面(GUI)的設計工具套件，使用戶能以簡單的點擊對設計中的矽技術進行配置。在PSoC Designer的幫助下，用戶可以採用C語言或組合語言編寫MCU的代碼，還可用事件觸發器和多中斷點等先進的特性對設計進行偵測，同時還可以採用C語言、組合語言或二者的結合，通過代碼實現單步進。
新近推出的PSoC Express是第一款有助於系統工程師進行基於微控制器設計的開發工具，而且無需任何組合語言或C語言編程的知識。PSoC Express工作在比以往技術更高的抽象水平上，不再需要開發有關韌體，因此能在幾小時或幾天之內推出新的設計，就針對的PSoC元件進行類比和編程，而無需花費數星期或數月的時間。
在PSoC Express的幫助下，設計人員只需考慮應用知識，從目錄中選擇輸入和輸出元件來確定定制解決方案，再將兩者加以邏輯連接來定義系統行為。設計人員只需借助PSoC Express就可通過模擬來確認設計是否可行，還可生成並下載元件編程檔。此新工具還可創建專閘的項目文檔，包括含有寄存器映射圖、介面原理圖以及材料清單的產品說明書。設計人員不必撰寫任何微控制器代碼就能實現可靠的定制應用，速度也提高很多。PSoC Express是免費的。PSoC元件具有混合信號ASIC的優勢，同時又無需ASIC NRE或設計完成時間。
Altera：Cyclone II成為ASIC與ASSP替代方案
Altera公司提供了大容量的低成本FPGA——Cyclone II EP2C70元件，以盡可能低的成本實現更高的功能，目標是成為ASIC和ASSP的替代方案。EP2C70元件具有68,416個邏輯單元(LE)，1.1Mb嵌入式記憶體和150個專用18×18乘法器，並且具備更多的專用數位信號處理資源。這使得EP2C70元件成為價格敏感DSP應用中理想的解決方案。採用相應的專用DSP資源，設計人員可以實現MPEG4編解碼、視頻濾波和無線基礎設施等視頻和圖像處理應用。同時，系統設計人員還可以在單個Cyclone II FPGA中實現多個Nios II嵌入式處理器，達到更高級的系統性能，其更大的靈活性可適應動態的設計環境。
QuickLogic：QuickMIPS
QuickMIPS系列在一塊裸片上整合了一個完整的嵌入式處理器子系統和可編程邏輯電路。這種元件架構為系統設計者們提供了一些機會，可以在實現硬體(或軟體)中的系統功能方面進行折衷，從而提高性能(或系統靈活性)。
此解決方案允許系統開發商在單個整合開發環境中做硬體和軟體除錯，因而縮短開發時間，並降低成本。該產品已達到板支援封裝(BSP)，包括系統初始化代碼、中斷處理代碼、片上元件和板上元件的驅動程式(如UART、乙太網路MAC)。在QuickMIPS上執行Nucleus RTOS能為網路資料儲存和圖像提供各種軟體解決方案，可通過可選擇的AT套件達成，如Nucleus NET、Nucleus FILE和Nucleus GRAFIX。
完整的QuickMIPS解決方案包括SDK、針對即時操作系統的軟體驅動器(如Accelerated Technology的Nucleus RTOS)和QuickMIPS系統模型。還提供首款First Silicon Solutions(FS2)的On-Chip Instrumentation(OCI)方案，能整合可程式邏輯結構和CPU的除錯。除了能通過MIPS EJTAG埠可接取的執行控制和除錯特色，該元件還具有FS2 CLAM(可配置邏輯分析器模組)，使用戶在可程式邏輯結構中能追蹤和觸發高達128個指定內部節點(每次32個)。
在CLAM系統和MIPS CPU之間交叉觸發，可使指令被終止和追溯結構，因而加速軟硬體的協同設計和校驗。在QuickMIPS元件上的系統模型、SDK和可程式邏輯使設計者能在設計週期中，較早地平衡軟硬體，減少設計時間和成本。在Flash記憶體中代碼的下載能藉由SDK上USB埠導入。同時，SDK上乙太網路埠加速了應用開發中代碼的下載。
由於可編程邏輯電路和處理器子系統之間的通信完全在晶片上進行，QuickLogic公司的Vialink技術可以幫助保護可編程邏輯電路中由用戶開發的知識產權，防止它們被篡改。
Lattice：MachXO
MachXO邏輯元件建立在低成本的130nm嵌入式Flash處理製程上。它能夠在單晶片中暫態工作，這種特性對於許多CPLD應用來說是十分重要的。3.5ns的管腳至管腳的延時使得元件能夠滿足當代系統設計的高速要求。“E”型MachXO元件採用了1.2V邏輯核技術，適用於超低功耗的應用。一個片上的電壓調整器使得“C”型MachXO元件可以支援1.8V、2.5V或3.3V的外部電壓，從而支援傳統的系統電源要求。
與此同時，在MachXO系列的所有成員中還增加了分散式記憶體、一種低待機功耗的睡眠模式以及通過Lattice特有的TransFR技術來透明地更新邏輯配置的功能。此外，在較大的系列成員中，增加了對嵌入式RAM(EBR)和鎖相環(PLL)時鐘電路以及PCI和LVDS I/O的支援，提供了通常僅在傳統的FPGA結構中才有的功能。與此同時，還保留了Lattice前幾代CPLD(如流行的MACH元件)的暫態上電、單晶片和高速的優點。
據瞭解，MachXO系列有4個密度等級，包括256、640、1200 和2280 LUT的元件，用戶的I/O數目從78至271個。MachXO1200和MachXO2280支援1或者2個類比鎖相迴路，以及1或者3個9K位元的嵌入式RAM區塊，每個元件分別有9.2K或27.6K位的區塊記憶體。Flash使得每個EBR區塊不僅可以被配置成標準的單埠和雙埠RAM功能，而且可以成為非揮發性的用戶ROM。專用的“硬”FIFO支援邏輯提高了FIFO實現的效率，並且無需額外的LUT用於指標和標誌功能。這些新的元件能讓系統設計者在單位邏輯功能上降低50%的成本，而且在特性上有了極大的提升。
MachXO低功耗睡眠模式可減少100倍的待機功耗，支持那些要求低功耗的應用。該元件還支援Lattice特有的TransFR(透明的現場重新配置)技術，能夠在元件使用SRAM配置記憶體繼續正常工作的情況下，對Flash配置記憶體進行透明的編程。新的配置可以方便在數毫秒中從Flash下載到SRAM區塊中。TransFR技術使得元件能在不嚴重中斷系統運行的情況下實現更新，確保了現場邏輯更新的靈活性。
在每個元件的內核中是一個查找表陣列，可以用來實現邏輯和小型的分散式記憶體。這個陣列被靈活的I/O所包圍，這些I/O能夠實現多種流行的I/O標準，如LVCMOS。在大一些的元件中，還支持PCI和LVDS。另外，用於MachXO元件的完整的時序驅動設計包含在Lattice的ispLEVER設計工具套件中。Mentor Graphics的Precision RTL Synthesis和Synplicity的Synplify合成工具支援VHDL和Verilog設計輸入。ispLEVER軟體提供了一整套實現、驗證和編程工具。
EDA設計工具的支援情況
Synplicity：規模最大，合成為特色
Synplicity最新發佈了Synplify Pro 8.0 FPGA合成工具，能緊密整合第三方形式驗證、佈局佈線及偵測產品，在運行時間和結果質量上均有改進。
該工具包含形式驗證流程，工具軟體輸出一個驗證介面檔(VIF)，用於針對Altera和Xilinx元件的形式驗證流程。Synplify Pro內還整合了Identify FPGA來源碼偵測器，並具有雙寫入RAM支援功能，可針對用戶的目標FPGA元件選擇正確的RAM實現。8.0版本還包括對新元件的支援，如Actel新推出的ProASIC3 FPGA和Altera的HardCopy II家族結構化ASIC。
Altium：System-On-FPGA方案
澳大利亞的Altium 公司Nexar 2004產品是一個全面的、獨立於FPGA供應商的電子設計解決方案。它將原理圖輸入、硬體語言、預合成的IP元件、基於C和彙編的嵌入式軟體發展工具、可重新配置的的硬體平臺無縫地整合在同一環境中，利用板級設計方法在FPGA上實現完整的基於處理器的數位系統。
系統採用的基於互動式設計、偵測的LiveDesign開發模式，使工程師擺脫了對HDL和系統級模擬的依賴，開發過程更加快捷、簡單。同時，系統提供豐富的拿來即用、預合成的IP CORE(含處理器內核)，使基於原理圖的FPGA設計變得非常高效並具有良好的可攜性。此外，可重新配置的硬體平臺NanoBoard是業界第一塊基於FPGA的、支援LiveDesign開發模式的開發板，它能夠無風險地進行晶片級系統整合、軟硬體並行設計和偵測。
Cadence：致力於驗證
Cadence 公司FPGA全晶片驗證可在晶片組裝上板前發現各種錯誤，從而縮短開發時間。Incisive一體化類比器(Incisive Unified Simulator)借助功能強大的斷言和SimVision工具，可使設計人員在類比器中發現潛在的時序錯誤和功能性錯誤。
同時，Cadence公司與PFGA晶片廠商緊密合作，確保了Incisive一體化類比器與FPGA設計套件間高度的整合性。這種合作關係縮短了FPGA的設計週期。
Incisive一體化類比器的優點：
* 提供終極的基於類比的速度和效率；
* 通過內生事務級的類比，RTL性能提高100倍；
* 事務級支援，縮短50%的測試平臺開發時間，一體化的測試生成以及驗證元件重用；
* 縮短驗證時間，更快找到bugs，使用靜態和動態斷言檢查的詳盡類比；
* 縮短25%的偵測時間，通過一體化的事務/信號檢視，HDL分析功能以及一體化的全語言偵測環境；
* 使用可選的按需加速，RTL性能提升100倍。
Mentor Graphics：打造完整的FPGA全流程方案
Mentor Graphic公司能夠提供FPGA全流程完整解決方案。完善的設計技術包括：功能強，並支援各種描述方式的設計輸入和設計管理工具HDL Designer Series；支援業界全部標準，具備良好偵測性能，並且為產業所廣泛認同的模擬偵測工具ModelSim；還包括全系列的邏輯合成技術：RTL邏輯合成工具Precision RTL，實體合成工具Precision Physical，演算法級高階語言C/C++合成工具Catapult C。
結語
如今的電子產品設計變得越來越難。隨著半導體製程進入深次微米階段，電子產品設計的越來越複雜，技術成本也隨之直線上升；另外由於產品的市場存活時間越來越短，新應用更是日新月異，也直接導致了Time to Market的壓力之下產品開發週期的不斷縮短。同時，為了加強自身產品的市場競爭力度，眾多FPGA廠商在其平臺添加了更多諸如類比、Flash記憶體、收發器、DSP、嵌入式處理器等功能。如此舉措無非是加強了使用者對於自身產品的“可編程”性。因此，可以這樣預見，“可編程”的趨勢已如箭在弦上，不得不發！
