在堪稱是Xilinx與Altera二強寡佔的FPGA市場,究竟還有多大空間能容其他新進競爭者分食?當外界對這塊技術門檻甚高的高階可編程半導體市場望之卻步時,Lattice半導體卻雄心勃勃從PLD跨足到FPGA市場進來.
當半導體製程邁向奈米時代, FPGA晶片已成為奈米製程的領先應用指標,正如同Altera有台積電,Xilinx有UMC和Toshiba等穩固的代工夥伴,Lattice為站穩在FPGA領域的地位,也找到製程技術不讓其他代工廠專美於前的富士通做為長期的代工盟友.兩家公司從2004年三月開始合作新一代130nm和90nmFPGA元件。隨著此次宣佈推出以300mm製程製造的90nm LatticeECP2與LatticeSC元件，Lattice-Fujitsu的協定邁入新的階段。未來，雙方將擴大到包含65nm製程技術的開發。Lattice此次在台發表的高階FPGA LatticeSC原型已經上市, 而低成本FPGA -LatticeECP2原型也將在第一季推出,兩者皆預計在年中後量產..Lattice行銷總監Gordon Hands表示,"相較於Virtex 4或StratixII都將今年視為成長年,他們在這個時間點進入,剛好立足點平等,客戶將擁有第三樣的選擇."
更勝龍頭的特色
Gordon Hands表示:LatticeSC FPGAs提供業界最高效能與強力特點的可編程邏輯產品。整合在LatticeSC元件裡面，包含支援3.4Gbps資料傳輸速度的高頻道數SERDES區塊、領先業界具2 Gbps速度的PURESPEEDTM並聯I/O、創新的時脈管理結構、運轉在500MHz的FPGA邏輯線路、高密度區塊RAM及Lattice獨家內建ASIC區塊的「成本最佳化罩式陣列」 (MACO)。此外,由於LatticeSC元件是以高效能通訊協定為設計理念，Lattice SC FPGA支援廣大的通訊協定，包含PCI-Express、串聯RapidIO、乙太網路、光纖頻道、SONET/SDH及SPI 4.2，同時也支援高效能記憶標準，包含DDR2、QDR2及RLDRAM。
值得一提的是,雖然結構化的ASIC缺乏FPGA的彈性，但因其密度及效能而變得很普遍。與full-custom或standard cell ASIC不同，結構化ASIC的設計成本低很多，因為它們僅提供幾個光罩供客戶選擇。Lattice在每一個LatticeSC FPGA內建最多達12個結構化ASIC區塊，稱為MACO區塊。每一個MACO區塊大約有50,000個可用ASIC閘門，能夠建置智慧財產（IP）核心所需要的最大效能、最低矽區(Silicon area)與低耗電量。Lattice將提供此種標準MACO IP功能預設在特別版的Lattice SC系列中，並命名為M-系列。
為大量應用，Lattice同時宣佈將為其LatticeSC系列推出降低成本計劃。客戶選用接腳可匹配的Lattice FreedomChip取代某些LatticeSC FPGA設計，可降低成本達50%。LatticeECP2元件的設計支援由最新版的ispLEVER工具包（5.1版， Service Pack 2）來提供，至於Lattice及其IP夥伴的IP支援細節將在2006中宣布。
當半導體製程邁向奈米時代, FPGA晶片已成為奈米製程的領先應用指標,正如同Altera有台積電,Xilinx有UMC和Toshiba等穩固的代工夥伴,Lattice為站穩在FPGA領域的地位,也找到製程技術不讓其他代工廠專美於前的富士通做為長期的代工盟友.兩家公司從2004年三月開始合作新一代130nm和90nmFPGA元件。隨著此次宣佈推出以300mm製程製造的90nm LatticeECP2與LatticeSC元件，Lattice-Fujitsu的協定邁入新的階段。未來，雙方將擴大到包含65nm製程技術的開發。Lattice此次在台發表的高階FPGA LatticeSC原型已經上市, 而低成本FPGA -LatticeECP2原型也將在第一季推出,兩者皆預計在年中後量產..Lattice行銷總監Gordon Hands表示,"相較於Virtex 4或StratixII都將今年視為成長年,他們在這個時間點進入,剛好立足點平等,客戶將擁有第三樣的選擇."
更勝龍頭的特色
Gordon Hands表示:LatticeSC FPGAs提供業界最高效能與強力特點的可編程邏輯產品。整合在LatticeSC元件裡面，包含支援3.4Gbps資料傳輸速度的高頻道數SERDES區塊、領先業界具2 Gbps速度的PURESPEEDTM並聯I/O、創新的時脈管理結構、運轉在500MHz的FPGA邏輯線路、高密度區塊RAM及Lattice獨家內建ASIC區塊的「成本最佳化罩式陣列」 (MACO)。此外,由於LatticeSC元件是以高效能通訊協定為設計理念，Lattice SC FPGA支援廣大的通訊協定，包含PCI-Express、串聯RapidIO、乙太網路、光纖頻道、SONET/SDH及SPI 4.2，同時也支援高效能記憶標準，包含DDR2、QDR2及RLDRAM。
值得一提的是,雖然結構化的ASIC缺乏FPGA的彈性，但因其密度及效能而變得很普遍。與full-custom或standard cell ASIC不同，結構化ASIC的設計成本低很多，因為它們僅提供幾個光罩供客戶選擇。Lattice在每一個LatticeSC FPGA內建最多達12個結構化ASIC區塊，稱為MACO區塊。每一個MACO區塊大約有50,000個可用ASIC閘門，能夠建置智慧財產（IP）核心所需要的最大效能、最低矽區(Silicon area)與低耗電量。Lattice將提供此種標準MACO IP功能預設在特別版的Lattice SC系列中，並命名為M-系列。
為大量應用，Lattice同時宣佈將為其LatticeSC系列推出降低成本計劃。客戶選用接腳可匹配的Lattice FreedomChip取代某些LatticeSC FPGA設計，可降低成本達50%。LatticeECP2元件的設計支援由最新版的ispLEVER工具包（5.1版， Service Pack 2）來提供，至於Lattice及其IP夥伴的IP支援細節將在2006中宣布。
