日前，Altera宣佈與北京工業大學共同建立EDA/SOPC聯合實驗室，Altera公司將為實驗室和培訓中心提供價值超過70萬美金的硬體開發系統和配套軟體，包括：200套最新的Quartus II和Nios II軟體、20多種IP核心，以及Altera公司專為教學所需而設計的開發板等。趁著Altera總裁兼執行官John Daane來京主持揭牌儀式的機會，他也熱誠地和我們分享了關於半導體動向的觀察和Altera的最新動向。
PLD，不再只是原型開發的工具
John Daane談到，他發現近來產業狀況有些改變：終端市場飽受COGS(Cost-of-goods)壓力而動盪首當其衝，這是因為隨著技術不斷汰舊換新，導致開發成本不斷上升的緣故。如此結果所帶來的效應是，有越來越多的解決方案由“硬體”向“軟體”傾斜，而採用ASIC的設計也越發減少，且這種趨勢將會持續發生。於是，可編程技術的採用正日漸蓬勃。
另一方面，由於架構、備用電路(redundancy)和製程技術的演進，以及對設計和製造良率的改善，使FPGA的價格也不再那麼高不可攀，其每邏輯單元(Logic Element, LE)的售價正以每年25%的速度下滑，全世界的可編程元件正快速增長中。估計到2010年時，FPGA的增長率將是ASSP的2倍、ASIC的3倍！
再者，消費性市場瞬息萬變，不僅上市時間大幅縮短，能否及時面市更是備受考驗，加上對大量量產的高度依賴……這些都是造成「現場可編程能力」的重要性提升的驅力，數位電視的部署便是一例；要適應不同區域、不同接收方式和不同廣播標準，利用可編程特性進行開發以方便軟體調製，無疑是明智之舉。另一股不容忽視的推進力量是市場的分化，以顯示器為例，由於尺寸及應用場合的不同，用可編程元件在產量和系統價格間取得最佳平衡點，也是最為經濟高效的方式。
照片人物：Altera總裁兼執行長John Daane
「事實上，從1990年代迄今，PLD的角色也已經歷了一些變革。」Daane回顧。想當初，可編程元件多只被用來做原型開發之用，如今它不但具備易於創新和Time-to-Market的好處，還因為產量提高、成本優化，以及可貫穿整個生產流程的特點，加上對終端市場的聚焦，都使可編程元件不再屈居原型開發的地位，而是邁向量產之途。「結合高效能和低成本兩者之長，PLD正向廣泛的市場發聲！」Daane如此評論著。
營收數字，顯然是前述事實最好的見證。2002年Altera的總體營收約在7.12億美元，不過短短3年期間，其去年總收益已來到11.2億美元；其中工業市場的年增率約17%、消費市場約23%，而通信依然是最大的獲利來源，約在41%～42%間徘徊。至於對中國半導體行業的觀感，Daane也留意到大量工程人才的興起，以及由低成本量產製造、走向高價值創新的過渡，“這在通信和數位消費類應用尤為明顯”Daane說。
效能、成本、信號完整性 應做宏觀考慮
這位看過無數科技風浪的領導者表示，通信基礎設施的建立，以及同時擁有區域和全球市場的優勢，將會是最大的機遇所在。為此，Altera很早便在中國展開高校人才培育計畫，並由其中國項目經理徐平波先生專責相關工作，現已與國內18所學校合作建置實驗室，培訓成果超過150,000人；定期舉辦設計競賽也是重要的一環，並將勝出者的傑出作品編纂成冊發行，甚至翻譯成不同外文回銷至歐美各地。
談完了PLD的時代脈動，回到實際產業面問題：客戶最關心的是什麼？Danne直指，“3D”的多面向立體思考──Deliver、Define和Design，將是增加產能並減少風險的不二法門；就如同魔術方塊一般，緊密相連、缺一不可。要達到這個目標，聆聽客戶和合作夥伴的聲音是必要的。特別是重視工程人員之間的專業對話，對於獲得獨到見解並將之融入未來的系統開發中，以確保產品規格能符合他們的需求將助益良多；而多和夥伴交流溝通，則可瞭解行業新興技術和彼此的產品藍圖，並儲備系統解決方案的必要知識，共同參與產品發展的過程。
圖1：3D的多面向立體思考──Deliver、Define和Design，將是增加產能並減少風險的不二法門
近期，Altera在不同製程的核心產品皆有所創新：在130nm上──包括TriMatrix存儲技術、DSP MAC blocks、集成3.125-GHz的收發器、基於LogicLock的模組設計、精簡的結構化ASIC設計流程和資源裕量專利技術等；在90nm上──包括6個輸入適應性邏輯模組(Adaptive Logic Module, ALM)、PowerPlay分析和優化、AES編碼、成功採用低k介質、良好的結構化ASIC架構，以及低功耗的6.375Gbps收發器等。
Daane認為，在高風險時代，精準的投資方向將主宰最後在市場的成敗。他也對可編程元件的未來發表看法──PLD的容量將變得更大(邏輯單元更多)、處理速度更快、成本更低。細部觀之，在核心效能上，約有20%的設計會超過250MHz，且效能的提高總是被期待的，但隨之而來的成本和功耗問題也令人頭痛；在記憶體速度上，將可額外增加10%～20%的市場，但成本也會增加30%～40%，而信號的完整性也有待考驗；在串列介面上，有超過95%的FPGA操作頻率將在155MHz～6.5GHz間，若要再增加5%，同樣的，風險、成本和功耗將會是最大的代價。
90nm的Stratix II架構，嵌有串列接收器(最高可同時運行20個)，操作頻率在622Mbps～6.375Gbps，兼顧低功耗特性，並擁有極佳的信號完整性，包括預增強和等化功能。Stratix II GX是奠基於該架構上的完整協議解決方案，包括IP、軟體支援、系統模組和參考設計等。Danne表示，這是Altera廣徵客戶需求所做出的理想方案，乃將前述的核心效能、記憶體速度和串列介面折衷而成。為什麼Stratix II GX的效能極限只做到6.375GHz？Danne的解釋是，這是基於“現實”考慮，將在製程完全成熟後才會往更複雜的接收器邁進。此外，它還只是個以測試晶片驗證收發器架構的FPGA，待最終整合就緒，或許會有進一步發展。
圖2：Stratix II GX乃折衷業界普遍需要發展而成
千呼萬喚始出來 65nm FPGA產品──Stratix III試產成功
Altera主張，成功的製程採用應符合以下3個步驟才能算數：1.落實測試晶片計畫，早期在製程發展和設計驗證的合作將有助於確保日後新產品的交付；2.取得備用電路(redundancy)技術專利，以提高良率；3.以系統方法，加速改善每單位面積的缺陷率。由此嚴謹定義，不難體察Altera保守穩健的作風，也不難理解為何在同業競相傳出邁入65nm製程，卻遲遲不見Altera動作的原因了。在眾人多所關注與臆測下，此次會上，Altera終於為它的65nm Stratix III揭開神秘面紗──宣佈從第一次2003年4月間的早期技術評估，歷經8次試產(Tape out)迄今，終於在今年5月大功告成，完成最後的技術驗證階段。
回頭呼應Daane的3D論調，再配合檢視Altera的成績，總也稱得上是“當之無愧”：根據Danne的說法，Altera目前8個家族產品都能準時且定量的交貨(130nm──Cyclone、Stratix、Stratix GX、HardCopy，90nm──Cyclone II、Stratix II、Stratix II GX、HardCopy II)，符合Delivery的要求，此為其一；另Altera在130nm和90nm設計上都有所突破，符合第二個Design環節；最後是和TSMC等合作夥伴有著良好而親密的關係，共同發展並定義新製程，對這Define工作，也算是盡責以待了。
Altera以功耗可編程開創65奈米的藍海之路
事實上，在3D策略之外，Altera的65奈米Stratix III對於PLD業界而言，也是一個革命性的突破。就在Daane訪問北京前一週，負責Altera產品定義工作的產品規劃副總裁Robert Blake在香港Altera Demo Day活動中，便明白指出，65奈米的Stratix III除了提供給客戶更高的效能之外，也將領先業界將「功耗可編程」功能導入產品中。
功耗一直以來是FPGA最大的痛腳之一，特別是在像是Stratix系列這種高階FPGA產品線上。在過去，由於FPGA最主要的應用系統─通訊基礎設施一般來說對於功耗的議題都不是那麼敏感，反而對FPGA的LE容量、運行時脈速度等等效能面的指標較為關注，因此整個FPGA業界的競爭焦點都集中在FPGA的性能面向上，也就不令人意外。然而，市場永遠是處於動態變化中的，即便是應用系統本身對功耗並不敏感，也不表示元件供應商可以完全忽略元件的功耗問題。
「在Stratix III系列中，Altera除了進一步提升元件的LE容量與運行時脈之外，更重要的是，我們給予客戶更多功耗分析工具以及降低元件功耗的手段，讓客戶在邏輯電路設計可編程之外，還可以依照應用需求的不同，自行在FPGA的效能與功耗間決定平衡點的能力。」Robert Blake說。
舉例來說，客戶在完成邏輯設計，將設計實現在FPGA元件上時，不同的邏輯電路對於邏輯陣列的運行速度會有不同的需求。在以往，FPGA裡頭的每一個邏輯陣列區塊通通都是以全速運行，不管這條邏輯連線是否需要這麼高的效能，但是，在65奈米的Stratix III上，設計團隊將可以視邏輯連線的效能需求自行設定每一個邏輯陣列區塊要在何種速度模式下運行，甚至可以將用不到的邏輯區塊直接關閉。
圖3: FPGA內的邏輯閘陣列
這個概念，編輯在兩年前的IDF中曾經聽Intel的工程師分享過。Intel認為，如果可以讓CPU晶片上用不到的快取記憶體進入待機模式、甚至是直接關閉，等需要用到時再行開啟，則CPU的動靜態功耗都將有顯著的降低。和快取記憶體同樣以SRAM為基礎的FPGA，理論上應該也能實作這項功能，而事實證明Altera做到了。
透過這樣的機制，Stratix III能夠節省下多少功耗呢？Blake表示，這個問題要視客戶的設計需求而定，如果客戶需要Stratix III的全部效能，則比起90奈米的Stratix II，晶片功耗大約可以省下30%；如果客戶只想將原本實現在Stratix II上的設計直接轉移到Stratix III上，則晶片功耗可以節省50%上下；如果客戶的應用產品需要極為省電的話，Stratix III可以進一步降速運行，這時Stratix III相較於前一代產品，最高將可省下70%的功耗。
圖4:奈米製程讓FPGA的功耗大幅降低
Blake進一步指出，Altera之所以認為這樣的架構能夠獲得客戶的認同，最主要的原因在於，從Altera對71件客戶設計案所進行的分析顯示，其實客戶對於全速邏輯區塊的需求，往往只有占FPGA元件LE總容量的20%左右。既然大多數的邏輯區塊都不需要全速運行，這意味著降低晶片功耗的目標其實是可以透過降低部分邏輯區塊運行速度來實現的。以往FPGA等於耗電怪獸的污名，今後將可透過Stratix III的功耗可編程特性加以洗刷。
對於一向強調效能提升的高階FPGA而言，以降低功耗作為最主要的行銷訴求之一，可說是不按牌理出牌的手法，這究竟只是Altera試圖與競爭對手的產品進行差異化的手段，還是真能引領FPGA業界風潮，讓所有供應商都開始積極面對功耗問題，相信在2007年FPGA兩強的次世代產品陸續到位之後就可見分曉。
PLD，不再只是原型開發的工具
John Daane談到，他發現近來產業狀況有些改變：終端市場飽受COGS(Cost-of-goods)壓力而動盪首當其衝，這是因為隨著技術不斷汰舊換新，導致開發成本不斷上升的緣故。如此結果所帶來的效應是，有越來越多的解決方案由“硬體”向“軟體”傾斜，而採用ASIC的設計也越發減少，且這種趨勢將會持續發生。於是，可編程技術的採用正日漸蓬勃。
另一方面，由於架構、備用電路(redundancy)和製程技術的演進，以及對設計和製造良率的改善，使FPGA的價格也不再那麼高不可攀，其每邏輯單元(Logic Element, LE)的售價正以每年25%的速度下滑，全世界的可編程元件正快速增長中。估計到2010年時，FPGA的增長率將是ASSP的2倍、ASIC的3倍！
再者，消費性市場瞬息萬變，不僅上市時間大幅縮短，能否及時面市更是備受考驗，加上對大量量產的高度依賴……這些都是造成「現場可編程能力」的重要性提升的驅力，數位電視的部署便是一例；要適應不同區域、不同接收方式和不同廣播標準，利用可編程特性進行開發以方便軟體調製，無疑是明智之舉。另一股不容忽視的推進力量是市場的分化，以顯示器為例，由於尺寸及應用場合的不同，用可編程元件在產量和系統價格間取得最佳平衡點，也是最為經濟高效的方式。
照片人物：Altera總裁兼執行長John Daane
「事實上，從1990年代迄今，PLD的角色也已經歷了一些變革。」Daane回顧。想當初，可編程元件多只被用來做原型開發之用，如今它不但具備易於創新和Time-to-Market的好處，還因為產量提高、成本優化，以及可貫穿整個生產流程的特點，加上對終端市場的聚焦，都使可編程元件不再屈居原型開發的地位，而是邁向量產之途。「結合高效能和低成本兩者之長，PLD正向廣泛的市場發聲！」Daane如此評論著。
營收數字，顯然是前述事實最好的見證。2002年Altera的總體營收約在7.12億美元，不過短短3年期間，其去年總收益已來到11.2億美元；其中工業市場的年增率約17%、消費市場約23%，而通信依然是最大的獲利來源，約在41%～42%間徘徊。至於對中國半導體行業的觀感，Daane也留意到大量工程人才的興起，以及由低成本量產製造、走向高價值創新的過渡，“這在通信和數位消費類應用尤為明顯”Daane說。
效能、成本、信號完整性 應做宏觀考慮
這位看過無數科技風浪的領導者表示，通信基礎設施的建立，以及同時擁有區域和全球市場的優勢，將會是最大的機遇所在。為此，Altera很早便在中國展開高校人才培育計畫，並由其中國項目經理徐平波先生專責相關工作，現已與國內18所學校合作建置實驗室，培訓成果超過150,000人；定期舉辦設計競賽也是重要的一環，並將勝出者的傑出作品編纂成冊發行，甚至翻譯成不同外文回銷至歐美各地。
談完了PLD的時代脈動，回到實際產業面問題：客戶最關心的是什麼？Danne直指，“3D”的多面向立體思考──Deliver、Define和Design，將是增加產能並減少風險的不二法門；就如同魔術方塊一般，緊密相連、缺一不可。要達到這個目標，聆聽客戶和合作夥伴的聲音是必要的。特別是重視工程人員之間的專業對話，對於獲得獨到見解並將之融入未來的系統開發中，以確保產品規格能符合他們的需求將助益良多；而多和夥伴交流溝通，則可瞭解行業新興技術和彼此的產品藍圖，並儲備系統解決方案的必要知識，共同參與產品發展的過程。
圖1：3D的多面向立體思考──Deliver、Define和Design，將是增加產能並減少風險的不二法門
近期，Altera在不同製程的核心產品皆有所創新：在130nm上──包括TriMatrix存儲技術、DSP MAC blocks、集成3.125-GHz的收發器、基於LogicLock的模組設計、精簡的結構化ASIC設計流程和資源裕量專利技術等；在90nm上──包括6個輸入適應性邏輯模組(Adaptive Logic Module, ALM)、PowerPlay分析和優化、AES編碼、成功採用低k介質、良好的結構化ASIC架構，以及低功耗的6.375Gbps收發器等。
Daane認為，在高風險時代，精準的投資方向將主宰最後在市場的成敗。他也對可編程元件的未來發表看法──PLD的容量將變得更大(邏輯單元更多)、處理速度更快、成本更低。細部觀之，在核心效能上，約有20%的設計會超過250MHz，且效能的提高總是被期待的，但隨之而來的成本和功耗問題也令人頭痛；在記憶體速度上，將可額外增加10%～20%的市場，但成本也會增加30%～40%，而信號的完整性也有待考驗；在串列介面上，有超過95%的FPGA操作頻率將在155MHz～6.5GHz間，若要再增加5%，同樣的，風險、成本和功耗將會是最大的代價。
90nm的Stratix II架構，嵌有串列接收器(最高可同時運行20個)，操作頻率在622Mbps～6.375Gbps，兼顧低功耗特性，並擁有極佳的信號完整性，包括預增強和等化功能。Stratix II GX是奠基於該架構上的完整協議解決方案，包括IP、軟體支援、系統模組和參考設計等。Danne表示，這是Altera廣徵客戶需求所做出的理想方案，乃將前述的核心效能、記憶體速度和串列介面折衷而成。為什麼Stratix II GX的效能極限只做到6.375GHz？Danne的解釋是，這是基於“現實”考慮，將在製程完全成熟後才會往更複雜的接收器邁進。此外，它還只是個以測試晶片驗證收發器架構的FPGA，待最終整合就緒，或許會有進一步發展。
圖2：Stratix II GX乃折衷業界普遍需要發展而成
千呼萬喚始出來 65nm FPGA產品──Stratix III試產成功
Altera主張，成功的製程採用應符合以下3個步驟才能算數：1.落實測試晶片計畫，早期在製程發展和設計驗證的合作將有助於確保日後新產品的交付；2.取得備用電路(redundancy)技術專利，以提高良率；3.以系統方法，加速改善每單位面積的缺陷率。由此嚴謹定義，不難體察Altera保守穩健的作風，也不難理解為何在同業競相傳出邁入65nm製程，卻遲遲不見Altera動作的原因了。在眾人多所關注與臆測下，此次會上，Altera終於為它的65nm Stratix III揭開神秘面紗──宣佈從第一次2003年4月間的早期技術評估，歷經8次試產(Tape out)迄今，終於在今年5月大功告成，完成最後的技術驗證階段。
回頭呼應Daane的3D論調，再配合檢視Altera的成績，總也稱得上是“當之無愧”：根據Danne的說法，Altera目前8個家族產品都能準時且定量的交貨(130nm──Cyclone、Stratix、Stratix GX、HardCopy，90nm──Cyclone II、Stratix II、Stratix II GX、HardCopy II)，符合Delivery的要求，此為其一；另Altera在130nm和90nm設計上都有所突破，符合第二個Design環節；最後是和TSMC等合作夥伴有著良好而親密的關係，共同發展並定義新製程，對這Define工作，也算是盡責以待了。
Altera以功耗可編程開創65奈米的藍海之路
事實上，在3D策略之外，Altera的65奈米Stratix III對於PLD業界而言，也是一個革命性的突破。就在Daane訪問北京前一週，負責Altera產品定義工作的產品規劃副總裁Robert Blake在香港Altera Demo Day活動中，便明白指出，65奈米的Stratix III除了提供給客戶更高的效能之外，也將領先業界將「功耗可編程」功能導入產品中。
功耗一直以來是FPGA最大的痛腳之一，特別是在像是Stratix系列這種高階FPGA產品線上。在過去，由於FPGA最主要的應用系統─通訊基礎設施一般來說對於功耗的議題都不是那麼敏感，反而對FPGA的LE容量、運行時脈速度等等效能面的指標較為關注，因此整個FPGA業界的競爭焦點都集中在FPGA的性能面向上，也就不令人意外。然而，市場永遠是處於動態變化中的，即便是應用系統本身對功耗並不敏感，也不表示元件供應商可以完全忽略元件的功耗問題。
「在Stratix III系列中，Altera除了進一步提升元件的LE容量與運行時脈之外，更重要的是，我們給予客戶更多功耗分析工具以及降低元件功耗的手段，讓客戶在邏輯電路設計可編程之外，還可以依照應用需求的不同，自行在FPGA的效能與功耗間決定平衡點的能力。」Robert Blake說。
舉例來說，客戶在完成邏輯設計，將設計實現在FPGA元件上時，不同的邏輯電路對於邏輯陣列的運行速度會有不同的需求。在以往，FPGA裡頭的每一個邏輯陣列區塊通通都是以全速運行，不管這條邏輯連線是否需要這麼高的效能，但是，在65奈米的Stratix III上，設計團隊將可以視邏輯連線的效能需求自行設定每一個邏輯陣列區塊要在何種速度模式下運行，甚至可以將用不到的邏輯區塊直接關閉。
圖3: FPGA內的邏輯閘陣列
這個概念，編輯在兩年前的IDF中曾經聽Intel的工程師分享過。Intel認為，如果可以讓CPU晶片上用不到的快取記憶體進入待機模式、甚至是直接關閉，等需要用到時再行開啟，則CPU的動靜態功耗都將有顯著的降低。和快取記憶體同樣以SRAM為基礎的FPGA，理論上應該也能實作這項功能，而事實證明Altera做到了。
透過這樣的機制，Stratix III能夠節省下多少功耗呢？Blake表示，這個問題要視客戶的設計需求而定，如果客戶需要Stratix III的全部效能，則比起90奈米的Stratix II，晶片功耗大約可以省下30%；如果客戶只想將原本實現在Stratix II上的設計直接轉移到Stratix III上，則晶片功耗可以節省50%上下；如果客戶的應用產品需要極為省電的話，Stratix III可以進一步降速運行，這時Stratix III相較於前一代產品，最高將可省下70%的功耗。
圖4:奈米製程讓FPGA的功耗大幅降低
Blake進一步指出，Altera之所以認為這樣的架構能夠獲得客戶的認同，最主要的原因在於，從Altera對71件客戶設計案所進行的分析顯示，其實客戶對於全速邏輯區塊的需求，往往只有占FPGA元件LE總容量的20%左右。既然大多數的邏輯區塊都不需要全速運行，這意味著降低晶片功耗的目標其實是可以透過降低部分邏輯區塊運行速度來實現的。以往FPGA等於耗電怪獸的污名，今後將可透過Stratix III的功耗可編程特性加以洗刷。
對於一向強調效能提升的高階FPGA而言，以降低功耗作為最主要的行銷訴求之一，可說是不按牌理出牌的手法，這究竟只是Altera試圖與競爭對手的產品進行差異化的手段，還是真能引領FPGA業界風潮，讓所有供應商都開始積極面對功耗問題，相信在2007年FPGA兩強的次世代產品陸續到位之後就可見分曉。
