問題1.什麼是Stratix III系列元件呢？
回答：Altera發佈了最新的低功率消耗高性能FPGA——Stratix III系列元件。
關鍵特性
• 功率消耗最低的高階FPGA
• 性能最好的FPGA
• 密度最大的FPGA
• 靈活的高性能I/O接腳
• 容量最大的數位訊號處理器（DSP）和記憶體
• 低成本HardCopy®結構化ASIC移植途徑
• 易揮發和非揮發性設計安全性
• Quartus® II設計軟體，實現最佳性能和效能。
Stratix III元件是Altera的第三代高階FPGA。Stratix FPGA系列使設計人員能夠以最低的風險，向市場迅速推出最先進的大批量高性能產品。結合了高密度、高性能和低功率消耗，並且具有豐富的特性功能，Stratix FPGA系列幫助設計人員整合更多的功能，實現性能最好的系統。使用Quartus II版本6.1設計軟體以及多種矽智財（IP）組合，設計人員在大型複雜團隊設計中能夠發揮最大效能。這一整體解決方案的另一重要組成是HardCopy結構化ASIC，它提供了低成本大批量產品的無縫移植途徑。在Altera這一可靠的高品質供應商的支持下，設計人員可以利用Stratix FPGA系列充滿信心地進行設計。
問題2. Stratix III創新架構的關鍵技術是什麼呢？
回答：Altera開發了可編程功率消耗技術來解決業界最具挑戰的難題——怎樣同時獲得高性能和低功率消耗。這促使Stratix III系列成為業界功率消耗最低的高性能FPGA，它具有：
• 比前代元件性能高出25%
• 比競爭元件至少快出一個速率等級
• 內部時鐘速率高達600MHz
在「功率消耗最低的高性能元件」一節將詳細介紹功率消耗問題。
此外，Stratix III FPGA還在以下方面實現了其他重要創新：
• I/O
• 記憶體介面
• 訊號完整性
• TriMatrix記憶體
• DSP
• 設計安全性
• SEU探測和消除
問題3. 在生產Stratix III元件時採用了哪些製程技術呢？
回答：Stratix III元件採用來自台積電（TSMC）的量產等級的65nm製程技術。Stratix III元件使用支援低介電值、張力矽晶和三柵極氧化層的全銅製程技術。所有Stratix III元件均在300mm晶片上生產。
價格和供貨
問題4. Altera為什麼現在發佈Stratix III系列呢？
回答：Stratix III元件系列之所以現在發佈是因為它是由Quartus II版本6.1軟體現已可為其提供支援。Stratix III系列所具有的高級特性和功能，能夠幫助系統規劃人員和設計人員實現他們下一代系統的功能。
問題5. 用戶什麼時候可以採用Stratix III元件開始進行設計呢？
回答：設計人員採用Quartus II版本6.1的訂購版軟體開始Stratix III系列設計工作，該軟體可以在12月4日起從www.altera.com/download上下載。Altera軟體有效訂戶將在2006年12月接收到6.1版的更新DVD。
問題6. Stratix III元件什麼時候可以開始供貨呢？
回答：您現在就可以採用Quartus II版本6.1軟體進行Stratix III元件工程設計。將於2007年第三季開始提供Stratix III元件系列首款型號EP3SL150的工程樣品，其後的6個月內將陸續推出其他型號。
問題7. 為什麼Stratix III系列推出了三種型號呢？
回答：為了滿足不同的應用需求，Altera提供三種Stratix III系列型號：
• Stratix III L FPGA適合於普通應用，在邏輯、記憶體和DSP資源上達到均衡。
• Stratix III E FPGA適合於記憶體和DSP較多的應用，提供更多的記憶體和DSP資源。
• Stratix III GX FPGA整合了收發器，適合寬頻介面應用。
問題8. Stratix III元件系列有多少成員，它們提供哪些封裝形式呢？
回答：Stratix III元件系列包括三種型號：邏輯最多型、記憶體和DSP最多型以及具備高速收發器的型號。
邏輯最多的L系列含有6個成員，即50K等價邏輯單元（LE）的EP3SL50，直到業界容量最大的FPGA——340K等價LE的EP3SL340。
記憶體和DSP最多的E系列含有4個成員，即50K等價LE的EP3SE50，直到260K等價LE的EP3SE260。該系列的EP3SE110含有896個18×18乘法器，提供性能最好的可編程DSP。
Altera完全支援L和E系列之間的縱向移植，因此，用戶可以利用一塊電路板和同一系統設計滿足各種性能和價格點的需求。這在無線和有線系統中尤其重要，在同一塊電路板和同一系統進行設計，可以實現多種價格和各種通道密度。
收發器系列型號的詳細資訊將在稍後發佈。
表1. Stratix III元件系列
型號 元件 ALM 等價LE 暫存器 M9K模塊 M144K
模組 RAM總容量
位元 MLAB
位元 18×18乘法器
邏輯型(L) EP3SL50 19K 48K 38K 108 6 1.8M 0.6M 216
EP3SL70 27K 68K 54K 144 6 2.1M 0.9M 288
EP3SL110 43K 107K 86K 275 12 4.2M 1.4M 288
EP3SL150 57K 142K 114K 340 16 5.2M 1.8M 384
EP3SL200 80K 199K 160K 456 24 7.4M 2.6M 576
EP3SL340 135K 338K 270K 1,144 48 17.2M 4.3M 576
增強型(E) EP3SE50 19K 48K 38K 336 12 4.6M 0.6M 384
EP3SE80 32K 80K 64K 495 12 6.2M 1.0M 672
EP3SE110 43K 107K 86K 544 16 7.0M 1.4M 896
EP3SE260 102K 254K 204K 828 40 14.7M 3.3M 704
表2. Stratix III封裝和使用者I/O數量
訊號 元件 F484 F780 F1152 F1517 F1760
邏輯型(L) EP3SL50 288 480
EP3SL70 288 480
EP3SL110 480 736
EP3SL150 480 736
EP3SL200 736 864
EP3SL340 960 1104
增強型(E) EP3SE50 288 480
EP3SE80 480 736
EP3SE110 480 736
EP3SE260 736 960
問題9. Stratix III元件訂購代碼和對應的密度有什麼關係呢？
回答：Stratix III元件訂購代碼代表了元件的性能，它將依據元件中的等價LE數量。Stratix III所有元件訂購代碼以「EP3S」開始。下一字母代表型號（L = 邏輯型，E = 記憶體和DSP增強型，G = Gigabit收發器型）。其後的數字表示等價LE數量除以1,000。例如，容量最小的Stratix III元件EP3SL50和EP3SE50含有48,000個等價LE。
問題10. Stratix III元件系列是如何定價的呢？
回答：在2008年，EP3SL150 1KU起價為550美元。用戶可以聯繫Altera銷售代表或者經銷商，瞭解Stratix III元件更詳細的價格、產量和供貨時間等資訊。
功率消耗最低的高性能元件
問題11. 與Stratix II元件和競爭元件相比，Stratix III元件有哪些性能改進呢？
回答：Stratix III系列和Quartus II版本6.1軟體相結合後，其邏輯性能要比Stratix II系列高出25%，比競爭65nm FPGA平均快出一個速率等級，最大達到三個速率等級。
問題12. 採用自適應邏輯模組（ALM）的架構有什麼優勢呢？
回答：Stratix II和Stratix III FPGA創新的ALM邏輯結構，可在更小的實體面積上提供更多的邏輯，實現了更好的性能。透過讓鄰近的查找表共用邏輯和輸入，ALM減少了特定功能的邏輯資源佔用，以及特定關鍵通路上所需要的邏輯級數量。此外，兩個獨立的功能可以組合到一個ALM中，進一步降低了邏輯資源要求。ALM含有組合、數學和暫存器邏輯，容量要比前一代FPGA架構的4輸入-LUT（查找表）邏輯結構高2.5倍，比競爭FPGA的6輸入-LUT邏輯結構高1.8倍。Stratix系列ALM直接促成了Stratix III系列的性能領先優勢。
問題13. 和Stratix II相比，Stratix III的功率消耗如何呢？
回答：在性能和密度相同時，Stratix III FPGA的功率消耗要比Stratix II FPGA低50%。
問題14. Stratix III FPGA在功率消耗上有哪些創新呢？
回答：Stratix III FPGA具有以下重要創新：
1. 可編程功率消耗技術
2. 可選內部核心電壓
3. 晶片製程技術進一步提高
4. Quartus II PowerPlay功率消耗最佳化軟體
可編程功率消耗技術
採用可編程功率消耗技術，每一個可編程邏輯陣列模組（LAB）、DSP模組和記憶體模組根據設計要求僅消耗所需的功率。Quartus II軟體對設計進行自動分析，確定哪些模組需要最大性能，將其設置為高速模式。所有其他邏輯，包括沒有使用的邏輯，自動進入低功率消耗模式。
可選內部核心電壓
可選內部核心電壓為用戶提供了使用1.1V或者0.9V內部核心電壓的選擇。需要最大性能的設計應使用1.1V內部核心電壓，而需要低功率消耗的設計則使用0.9V內部核心電壓。
晶片製程技術
半導體行業一直在設備、設計工具和電路技術上進行大量投入，以解決不斷出現的製程技術難題。業界普遍面臨的問題是小製程尺寸上越來越大的洩漏功率，在65nm節點（以及以前的節點）採用了大量的技術來提高性能，同時保持盡可能低的洩漏功率。
Altera利用業界最新的方法，繼續提供先進的FPGA，如表3所示。
表3. Altera所採用的製程和設計方法
製程或者設計技術 Altera在哪一節點推出 優點
全銅佈線 150 nm 性能提高
低介電值 130 nm 性能提高
功率消耗降低
多閾值電晶體 90 nm 功率消耗降低
可變閘極長度電晶體 90 nm 功率消耗降低
三柵極氧化層 65 nm 功率消耗降低
超薄閘極氧化層 65 nm 性能提高
張力矽晶 65 nm 性能提高
Quartus II PowerPlay功率消耗最佳化
Quartus II PowerPlay功率消耗最佳化工具將整體功率消耗降到了最低。從2005年開始，Altera在Quartus II軟體中提供高級功率消耗最佳化功能，其價值在用戶設計中得到了驗證，Stratix II動態功率消耗平均降低了25%。自此之後，PowerPlay技術的進一步改進包括在合成和佈局佈線中加入智慧判斷。PowerPlay技術還在設計早期階段提供精確的功率消耗估算，在設計後期提供詳細的功率消耗分析報告，還提供自動功率消耗顧問。結合Stratix III晶片的可編程功率消耗技術，PowerPlay技術將設計功率消耗自動降到了最低。
I/O性能和訊號完整性
問題15. Stratix III元件在I/O上有哪些創新呢？
回答：I/O單元的每個DQ接腳（FPGA的所有側面）後面是31個硬體I/O暫存器，用於記憶體的資料高速安全傳輸。單倍資料率（SDR）和半倍資料率（HDR——SDR頻率減半，資料寬度加倍）輸入輸出簡化了應用側介面設計，實現了快速整合。其他特性包括可編程偏移和驅動能力、動態佈線補償（輸入輸出訊號可變延遲鏈進行電路板佈線失配補償）、串聯並聯和動態晶片內匹配（OCT）等，簡化了PCB佈板。Stratix III還支援DDR3等新興外部記憶體介面的去偏移、讀／寫調整和時鐘域交叉等功能。
問題16. 什麼是動態相位對齊（DPA），它為什麼非常重要呢？
回答：DPA動態地簡化了PCB設計，解決了高速來源同步資料傳輸應用中的難題。它消除了通道至通道和時鐘至通道偏移，使Stratix III來源同步LVDS訊號達到1.25Gbps資料速率。
問題17. 與軟式核心DPA相比，硬式核心DPA有什麼優點呢？
回答：Stratix III元件使用的硬式核心DPA，在晶片的來源同步通道中直接嵌入了DPA功能，可靠地降低了偏移，提高了傳輸速率。而軟式核心DPA採用可編程邏輯和時鐘來源實現。它佔用了重要的邏輯資源，很快會耗盡元件全局時鐘和鎖相迴路（PLL）資源，容易受到溫度和電壓變化的影響。Stratix III FPGA硬式核心DPA避免了這些問題，確保無誤碼資料傳輸。此外，由於硬式核心DPA模組嵌入在FPGA中，因此，不需要設計人員花費額外的時間進行設計。Stratix III FPGA硬式核心DPA經過預先設計，確保不受到製程、電壓和溫度的影響。軟式核心DPA的實現需要設計人員進行詳細的設計。
問題18. Stratix III元件支援哪些高速差分I/O電氣標準呢？
回答：Stratix III元件支援LVDS和差分SSTL以及HSTL。
問題19. Stratix III元件支援哪種類型的終端匹配呢？
回答：Stratix III元件提供OCT，支援串聯、並聯和動態單端匹配以及差分匹配。OCT提高了訊號完整性，不需要針對外部匹配電阻而增加電路板面積。
問題20. Stratix III元件支援哪些高速I/O介面通訊協定呢？
回答：Stratix III高速LVDS I/O支援SPI-4.2、SFI-4、SGMII、Utopia IV、10 GbE XSBI、RapidIO™和SerialLite等介面標準。
支援業界最新序列標準的Stratix III GX將在稍後發佈。
問題21. Stratix III元件支援哪些外部記憶體介面（速率達到多少）呢？
回答：Stratix III I/O支援現有和新興的外部記憶體標準，例如頻率高達400MHz的DDR、DDR2、DDR3、QDR II、QDR II+和RLDRAM II。不受約束的自校準資料通路利用新的I/O結構，進行自我動態調整，在不同製程、電壓和溫度下，提供最可靠的工作頻率。
表4. Stratix III元件支援的外部記憶體介面
記憶體標準 I/O標準 最大時鐘速率 最大資料速率
DDR SDRAM SSTL-2 200 MHz 400 Mbps
DDR2 SDRAM SSTL-1.8 400 MHz 800 Mbps
DDR3 SSTL-1.5 400 MHz 800 Mbps
QDR II 1.8V/1.5V HSTL 350 MHz 1400 Mbps
QDR II+ 1.8V/1.5V HSTL 350 MHz 1400 Mbps
RLDRAM II 1.8V HSTL 400 MHz 800 Mbps
問題22. Stratix III FPGA在訊號完整性上有哪些改進呢？
回答：Stratix III I/O模組透過改進晶片和封裝，實現了同類最佳的訊號完整性以及非常低的同時開關雜訊（SSN），提供品質非常好的眼框圖，這些改進包括8:1:1使用者I/O至電源／接地比、經過最佳化的訊號返回通路、交叉輸出延遲控制，以及晶片和封裝去耦合等。
TriMatrix記憶體
問題23. 什麼是TriMatrix記憶體呢？它支援哪些特性呢？
回答：TriMatrix記憶體在第一代Stratix元件中導入，是高效、高密度記憶體結構，含有三種容量的記憶體模組，為大部分設計提供豐富的記憶體支援。根據用戶的意見回饋，Stratix III TriMatrix記憶體結構經過改進，提供17.2 Mbits的儲存容量，增加了新特性，包括分散式雙埠MLAB結構和誤碼糾正編碼（ECC）等。Stratix III元件整合了比以前M-RAM粒度更細的M144K模組，其靈活的分散式MLAB結構由組合LAB構成，分佈在整個元件中。
新的TriMatrix記憶體結構為需要大容量記憶體和寬頻記憶體的應用提供了最佳解決方案。例如，MLAB模組可以用作需要少量記憶體的FIFO和時鐘域緩衝功能。M9K模組可以用於中等容量的記憶體應用，例如非同步傳送模式（ATM）訊號單元處理等。M144K模組可以用於儲存Nios®嵌入式處理器程式碼，或者IP資料封包和視訊線緩衝等需要大容量記憶體的應用。所有記憶體模組支援校驗位元進行誤碼控制，還支援混合模式以及混合時鐘模式。M144K模組支援專用ECC電路，M9K和MLAB結構還可以使用軟體版本的ECC參考設計。此外，M9K和M144K模組還支援真實雙埠模式工作。
問題24. MLAB模組有什麼用呢？
回答：採用MLAB模組，結合LAB中的10個ALM形成一個MLAB，可以在整個元件中建立粒度非常小的640位元記憶體結構。所得到的結構可以用作32×20或者64×10記憶體模組。MLAB具有和其他記憶體模組一樣的普通特性（例如，雙埠工作、校驗位元檢查、誤碼糾正和FIFO模式等）。
問題25. Stratix III TriMatrix記憶體支援ECC嗎？
回答：Stratix III元件中的所有記憶體結構都支援ECC。對於M144K模組，元件中加入了專用ECC電路，為重要應用提供糾正單一位元、探測多位元誤碼的功能。對於M9K和MLAB模組，提供軟體參考設計，可以使用元件的邏輯架構建立ECC電路。
DSP模組
問題26. Stratix III E系列型號是什麼呢？
回答：訊號處理將真實世界和電腦世界鏈結在一起，DSP需要開發大量演算法來實現其功能，對這些演算法的性能要求在迅速增加。雖然某些對成本非常敏感的大批量應用通常使用專用ASSP，例如蜂巢式行動電話等，而其他應用則使用通用數位訊號處理以及最近的FPGA等。
Stratix III E FPGA專門針對高性能需求而開發，Stratix III L為大部分應用提供豐富的乘法器資源，E型的EP3SE110元件含有896個18×18乘法器，達到500 GMACS。
問題27. 這與數位訊號處理器等替代方案相比如何呢？
回答：500 GMACS的EP3SE110元件和性能最好的8 GMACS數位訊號處理器相比，兩者有明顯的性能差異。Stratix III元件比其他處理方案有更高的DSP性能，而成本和功率消耗更低，佔用的電路板佈局更小。
Stratix III E型號非常適合無線基地台、醫療成像、廣播視訊處理、軍用雷達、聲納、安全和通訊系統等應用。
問題28. Stratix III DSP模組有什麼優點呢？
回答：DSP模組採用硬式核心模組的方式實現，針對性能、靈活性和低功率消耗進行了最佳化，和其他處理方案相比，以最低的功率消耗和成本實現了最好的DSP性能，而且佔用了最少的電路板佈局。Stratix III FPGA實現的主要創新點是其DSP模組含有更多的乘法器資源，比其他競爭FPGA的功率消耗更低，佔用的面積更小。
設計安全性
問題29. 什麼是設計安全性呢？
回答：Stratix III的設計安全性保護設計不被競爭對手或者他人惡意複製和篡改。Stratix III元件採用了256位元密鑰的高級加密標準（AES）演算法對配置位元流進行加密。AES是國家標準和技術研究所（NIST）所採用的標準，美國政府利用它來保護敏感的資訊，是目前最高級的加密演算法。
問題30. Stratix III元件所支援的設計安全性和其他FPGA所支援的有什麼不同呢？
回答：Stratix III元件是業界第一款使用AES和256位元密鑰進行配置位元流加密的FPGA，密鑰可以使用揮發式或者非揮發式儲存。其他FPGA供應商僅支援使用電池供電和備份揮發式密鑰加密。只有Stratix III FPGA提供了靈活的電池備份揮發式密鑰和最安全的非揮發式加擾密鑰。而且，Stratix III元件不允許配置資料讀回，從而提高了防止逆向工程的能力。
Altera非易失設計安全性非常適合商業設備生產流程，商業OEM可以大量應用這種設計安全特性。
問題31. Stratix III設計安全性有什麼市場優勢呢？
回答：在當今的政府管制、軍用和競爭激烈的商業環境下，設計安全性是需要對設計進行可靠保護的數位設計人員必須考慮的重要因素。Stratix III FPGA設計安全性解決了新的應用需求，實現了靈活的可編程邏輯，防止設計被篡改、複製和逆向工程。
問題32. 設計人員在Stratix III元件中怎樣實現設計安全特性呢？
回答：Stratix III元件支援安全配置串流，透過三個步驟來實現：
1. 256位元AES密鑰在Stratix III元件中被設置在非揮發式或者電池供電的揮發式記憶體中。
2. Quartus II設計軟體使用相同的AES密鑰產生加密配置檔，然後儲存在快閃記憶體或者配置元件中。
3. 供電時，配置元件或者微處理器讀取快閃記憶體，將加密配置檔發送給Stratix III元件，然後，它使用儲存的AES密鑰來解開加密檔，對自己進行配置。
系統時鐘管理
問題33. Stratix III元件中嵌入了多少個PLL呢？
回答：最新的Stratix III元件含有12個晶片內PLL，每一個都能夠進行精確的頻率合成和時序管理。頂部和底部的PLL含有10個輸出，側面的含有7個輸出，可以提供96個時鐘來源。
問題34. Stratix III元件支援哪些類型的PLL呢？
回答：Stratix III元件只有一種PLL（而Stratix II元件含有兩種類型的PLL）。Stratix III PLL在Stratix III元件中同時實現了兩種PLL的最佳特性。
問題35. 除了PLL，Stratix III元件還提供延遲鎖定迴路（DLL）嗎？回答：Stratix III元件含有DLL，保持DDR外部記憶體介面的DQS相移。
Quartus II版本6.1軟體
問題36. 哪一個版本的Quartus II設計軟體支援Stratix III元件呢？回答：Stratix III元件由Quartus II版本6.1軟體提供支援，該軟體是業界最高級的高密度FPGA設計軟體。Quartus II設計軟體採用了大量新的ASIC設計功能進行開發，為用戶提供了特性豐富的合成和模擬工具以及使用方便的介面，充分發揮了Stratix III FPGA的性能和設計優勢。Quartus II軟體還能夠與所有一流的第三方合成和模擬工具進行無縫整合。您現在可以透過當地的Altera銷售代表和經銷商獲取Quartus II版本6.1訂購版軟體。您可以在12月4日之後，從www.altera.com/download上下載Quartus II版本6.1軟體訂購版或者網路版。Altera軟體的有效訂戶也將在12月接收到Quartus II軟體訂購更新。
問題37. 哪些第三方工具支援Stratix III元件呢？
回答：除了Quartus II整合合成工具以外，一流EDA供應商Mentor Graphics、Synplicity、Magma和Aldec提供的合成和模擬工具都支援Stratix III系列，確保了Altera元件能夠實現高品質的結果。
問題38. Stratix III元件可以使用哪些IP內部核心呢？
回答：Altera提供針對Stratix III元件進行了最佳化的現成IP內部核心，以及標準IP內部核心擴展函式庫。每一個內部核心都經過最佳化，可以充分發揮Stratix III系列的結構優勢，包括最新的高級I/O功能。瞭解更詳細的資訊，請瀏覽Altera IP MegaStore網站。
HardCopy元件
問題39. Altera支援Stratix III移植為HardCopy元件嗎？
回答：Altera提供從Stratix III FPGA到HardCopy結構化ASIC技術的移植途徑。這方面的詳細資訊將在稍後提供。
Nios嵌入式處理器
問題40. Stratix III元件支援Nios II嵌入式處理器嗎？
回答：是的。Nios II嵌入式處理器之所以稱為「軟式核心處理器」，是因為它能夠做為可配置IP內部核心，支援所有的Altera FPGA和結構化ASIC元件。Stratix III系列中豐富的邏輯、記憶體和DSP模組，為Nios開發人員提供了很大的靈活性，來實現單個或者多個CPU嵌入式系統，使用Nios II C語言至硬體（C2H）加速編譯器，把對時間要求較高的軟體演算法轉換為硬體來加速實現。
晶圓代工廠和製程技術
問題41. Altera採用了什麼樣的晶圓代工廠策略呢？
回答：Altera繼續與台積電（TSMC）密切合作。在每一新產品系列的測試晶片早期製程和開發階段，Altera便與台積電（TSMC）合作，對電路和系統結構進行研究和驗證。而且，Altera和台積電（TSMC）開發了業界領先的降低缺陷密度的方法，使我們的FPGA——包括業界容量最大的元件，能夠迅速實現量產。
問題42. 在製造技術中，所使用的材料有什麼變化嗎？
回答：Altera在65nm節點上採用了張力矽晶和超薄閘極氧化層技術。進行了相對較小的製程技術改進，進一步提高了性能，降低了功率消耗。
回答：Altera發佈了最新的低功率消耗高性能FPGA——Stratix III系列元件。
關鍵特性
• 功率消耗最低的高階FPGA
• 性能最好的FPGA
• 密度最大的FPGA
• 靈活的高性能I/O接腳
• 容量最大的數位訊號處理器（DSP）和記憶體
• 低成本HardCopy®結構化ASIC移植途徑
• 易揮發和非揮發性設計安全性
• Quartus® II設計軟體，實現最佳性能和效能。
Stratix III元件是Altera的第三代高階FPGA。Stratix FPGA系列使設計人員能夠以最低的風險，向市場迅速推出最先進的大批量高性能產品。結合了高密度、高性能和低功率消耗，並且具有豐富的特性功能，Stratix FPGA系列幫助設計人員整合更多的功能，實現性能最好的系統。使用Quartus II版本6.1設計軟體以及多種矽智財（IP）組合，設計人員在大型複雜團隊設計中能夠發揮最大效能。這一整體解決方案的另一重要組成是HardCopy結構化ASIC，它提供了低成本大批量產品的無縫移植途徑。在Altera這一可靠的高品質供應商的支持下，設計人員可以利用Stratix FPGA系列充滿信心地進行設計。
問題2. Stratix III創新架構的關鍵技術是什麼呢？
回答：Altera開發了可編程功率消耗技術來解決業界最具挑戰的難題——怎樣同時獲得高性能和低功率消耗。這促使Stratix III系列成為業界功率消耗最低的高性能FPGA，它具有：
• 比前代元件性能高出25%
• 比競爭元件至少快出一個速率等級
• 內部時鐘速率高達600MHz
在「功率消耗最低的高性能元件」一節將詳細介紹功率消耗問題。
此外，Stratix III FPGA還在以下方面實現了其他重要創新：
• I/O
• 記憶體介面
• 訊號完整性
• TriMatrix記憶體
• DSP
• 設計安全性
• SEU探測和消除
問題3. 在生產Stratix III元件時採用了哪些製程技術呢？
回答：Stratix III元件採用來自台積電（TSMC）的量產等級的65nm製程技術。Stratix III元件使用支援低介電值、張力矽晶和三柵極氧化層的全銅製程技術。所有Stratix III元件均在300mm晶片上生產。
價格和供貨
問題4. Altera為什麼現在發佈Stratix III系列呢？
回答：Stratix III元件系列之所以現在發佈是因為它是由Quartus II版本6.1軟體現已可為其提供支援。Stratix III系列所具有的高級特性和功能，能夠幫助系統規劃人員和設計人員實現他們下一代系統的功能。
問題5. 用戶什麼時候可以採用Stratix III元件開始進行設計呢？
回答：設計人員採用Quartus II版本6.1的訂購版軟體開始Stratix III系列設計工作，該軟體可以在12月4日起從www.altera.com/download上下載。Altera軟體有效訂戶將在2006年12月接收到6.1版的更新DVD。
問題6. Stratix III元件什麼時候可以開始供貨呢？
回答：您現在就可以採用Quartus II版本6.1軟體進行Stratix III元件工程設計。將於2007年第三季開始提供Stratix III元件系列首款型號EP3SL150的工程樣品，其後的6個月內將陸續推出其他型號。
問題7. 為什麼Stratix III系列推出了三種型號呢？
回答：為了滿足不同的應用需求，Altera提供三種Stratix III系列型號：
• Stratix III L FPGA適合於普通應用，在邏輯、記憶體和DSP資源上達到均衡。
• Stratix III E FPGA適合於記憶體和DSP較多的應用，提供更多的記憶體和DSP資源。
• Stratix III GX FPGA整合了收發器，適合寬頻介面應用。
問題8. Stratix III元件系列有多少成員，它們提供哪些封裝形式呢？
回答：Stratix III元件系列包括三種型號：邏輯最多型、記憶體和DSP最多型以及具備高速收發器的型號。
邏輯最多的L系列含有6個成員，即50K等價邏輯單元（LE）的EP3SL50，直到業界容量最大的FPGA——340K等價LE的EP3SL340。
記憶體和DSP最多的E系列含有4個成員，即50K等價LE的EP3SE50，直到260K等價LE的EP3SE260。該系列的EP3SE110含有896個18×18乘法器，提供性能最好的可編程DSP。
Altera完全支援L和E系列之間的縱向移植，因此，用戶可以利用一塊電路板和同一系統設計滿足各種性能和價格點的需求。這在無線和有線系統中尤其重要，在同一塊電路板和同一系統進行設計，可以實現多種價格和各種通道密度。
收發器系列型號的詳細資訊將在稍後發佈。
表1. Stratix III元件系列
型號 元件 ALM 等價LE 暫存器 M9K模塊 M144K
模組 RAM總容量
位元 MLAB
位元 18×18乘法器
邏輯型(L) EP3SL50 19K 48K 38K 108 6 1.8M 0.6M 216
EP3SL70 27K 68K 54K 144 6 2.1M 0.9M 288
EP3SL110 43K 107K 86K 275 12 4.2M 1.4M 288
EP3SL150 57K 142K 114K 340 16 5.2M 1.8M 384
EP3SL200 80K 199K 160K 456 24 7.4M 2.6M 576
EP3SL340 135K 338K 270K 1,144 48 17.2M 4.3M 576
增強型(E) EP3SE50 19K 48K 38K 336 12 4.6M 0.6M 384
EP3SE80 32K 80K 64K 495 12 6.2M 1.0M 672
EP3SE110 43K 107K 86K 544 16 7.0M 1.4M 896
EP3SE260 102K 254K 204K 828 40 14.7M 3.3M 704
表2. Stratix III封裝和使用者I/O數量
訊號 元件 F484 F780 F1152 F1517 F1760
邏輯型(L) EP3SL50 288 480
EP3SL70 288 480
EP3SL110 480 736
EP3SL150 480 736
EP3SL200 736 864
EP3SL340 960 1104
增強型(E) EP3SE50 288 480
EP3SE80 480 736
EP3SE110 480 736
EP3SE260 736 960
問題9. Stratix III元件訂購代碼和對應的密度有什麼關係呢？
回答：Stratix III元件訂購代碼代表了元件的性能，它將依據元件中的等價LE數量。Stratix III所有元件訂購代碼以「EP3S」開始。下一字母代表型號（L = 邏輯型，E = 記憶體和DSP增強型，G = Gigabit收發器型）。其後的數字表示等價LE數量除以1,000。例如，容量最小的Stratix III元件EP3SL50和EP3SE50含有48,000個等價LE。
問題10. Stratix III元件系列是如何定價的呢？
回答：在2008年，EP3SL150 1KU起價為550美元。用戶可以聯繫Altera銷售代表或者經銷商，瞭解Stratix III元件更詳細的價格、產量和供貨時間等資訊。
功率消耗最低的高性能元件
問題11. 與Stratix II元件和競爭元件相比，Stratix III元件有哪些性能改進呢？
回答：Stratix III系列和Quartus II版本6.1軟體相結合後，其邏輯性能要比Stratix II系列高出25%，比競爭65nm FPGA平均快出一個速率等級，最大達到三個速率等級。
問題12. 採用自適應邏輯模組（ALM）的架構有什麼優勢呢？
回答：Stratix II和Stratix III FPGA創新的ALM邏輯結構，可在更小的實體面積上提供更多的邏輯，實現了更好的性能。透過讓鄰近的查找表共用邏輯和輸入，ALM減少了特定功能的邏輯資源佔用，以及特定關鍵通路上所需要的邏輯級數量。此外，兩個獨立的功能可以組合到一個ALM中，進一步降低了邏輯資源要求。ALM含有組合、數學和暫存器邏輯，容量要比前一代FPGA架構的4輸入-LUT（查找表）邏輯結構高2.5倍，比競爭FPGA的6輸入-LUT邏輯結構高1.8倍。Stratix系列ALM直接促成了Stratix III系列的性能領先優勢。
問題13. 和Stratix II相比，Stratix III的功率消耗如何呢？
回答：在性能和密度相同時，Stratix III FPGA的功率消耗要比Stratix II FPGA低50%。
問題14. Stratix III FPGA在功率消耗上有哪些創新呢？
回答：Stratix III FPGA具有以下重要創新：
1. 可編程功率消耗技術
2. 可選內部核心電壓
3. 晶片製程技術進一步提高
4. Quartus II PowerPlay功率消耗最佳化軟體
可編程功率消耗技術
採用可編程功率消耗技術，每一個可編程邏輯陣列模組（LAB）、DSP模組和記憶體模組根據設計要求僅消耗所需的功率。Quartus II軟體對設計進行自動分析，確定哪些模組需要最大性能，將其設置為高速模式。所有其他邏輯，包括沒有使用的邏輯，自動進入低功率消耗模式。
可選內部核心電壓
可選內部核心電壓為用戶提供了使用1.1V或者0.9V內部核心電壓的選擇。需要最大性能的設計應使用1.1V內部核心電壓，而需要低功率消耗的設計則使用0.9V內部核心電壓。
晶片製程技術
半導體行業一直在設備、設計工具和電路技術上進行大量投入，以解決不斷出現的製程技術難題。業界普遍面臨的問題是小製程尺寸上越來越大的洩漏功率，在65nm節點（以及以前的節點）採用了大量的技術來提高性能，同時保持盡可能低的洩漏功率。
Altera利用業界最新的方法，繼續提供先進的FPGA，如表3所示。
表3. Altera所採用的製程和設計方法
製程或者設計技術 Altera在哪一節點推出 優點
全銅佈線 150 nm 性能提高
低介電值 130 nm 性能提高
功率消耗降低
多閾值電晶體 90 nm 功率消耗降低
可變閘極長度電晶體 90 nm 功率消耗降低
三柵極氧化層 65 nm 功率消耗降低
超薄閘極氧化層 65 nm 性能提高
張力矽晶 65 nm 性能提高
Quartus II PowerPlay功率消耗最佳化
Quartus II PowerPlay功率消耗最佳化工具將整體功率消耗降到了最低。從2005年開始，Altera在Quartus II軟體中提供高級功率消耗最佳化功能，其價值在用戶設計中得到了驗證，Stratix II動態功率消耗平均降低了25%。自此之後，PowerPlay技術的進一步改進包括在合成和佈局佈線中加入智慧判斷。PowerPlay技術還在設計早期階段提供精確的功率消耗估算，在設計後期提供詳細的功率消耗分析報告，還提供自動功率消耗顧問。結合Stratix III晶片的可編程功率消耗技術，PowerPlay技術將設計功率消耗自動降到了最低。
I/O性能和訊號完整性
問題15. Stratix III元件在I/O上有哪些創新呢？
回答：I/O單元的每個DQ接腳（FPGA的所有側面）後面是31個硬體I/O暫存器，用於記憶體的資料高速安全傳輸。單倍資料率（SDR）和半倍資料率（HDR——SDR頻率減半，資料寬度加倍）輸入輸出簡化了應用側介面設計，實現了快速整合。其他特性包括可編程偏移和驅動能力、動態佈線補償（輸入輸出訊號可變延遲鏈進行電路板佈線失配補償）、串聯並聯和動態晶片內匹配（OCT）等，簡化了PCB佈板。Stratix III還支援DDR3等新興外部記憶體介面的去偏移、讀／寫調整和時鐘域交叉等功能。
問題16. 什麼是動態相位對齊（DPA），它為什麼非常重要呢？
回答：DPA動態地簡化了PCB設計，解決了高速來源同步資料傳輸應用中的難題。它消除了通道至通道和時鐘至通道偏移，使Stratix III來源同步LVDS訊號達到1.25Gbps資料速率。
問題17. 與軟式核心DPA相比，硬式核心DPA有什麼優點呢？
回答：Stratix III元件使用的硬式核心DPA，在晶片的來源同步通道中直接嵌入了DPA功能，可靠地降低了偏移，提高了傳輸速率。而軟式核心DPA採用可編程邏輯和時鐘來源實現。它佔用了重要的邏輯資源，很快會耗盡元件全局時鐘和鎖相迴路（PLL）資源，容易受到溫度和電壓變化的影響。Stratix III FPGA硬式核心DPA避免了這些問題，確保無誤碼資料傳輸。此外，由於硬式核心DPA模組嵌入在FPGA中，因此，不需要設計人員花費額外的時間進行設計。Stratix III FPGA硬式核心DPA經過預先設計，確保不受到製程、電壓和溫度的影響。軟式核心DPA的實現需要設計人員進行詳細的設計。
問題18. Stratix III元件支援哪些高速差分I/O電氣標準呢？
回答：Stratix III元件支援LVDS和差分SSTL以及HSTL。
問題19. Stratix III元件支援哪種類型的終端匹配呢？
回答：Stratix III元件提供OCT，支援串聯、並聯和動態單端匹配以及差分匹配。OCT提高了訊號完整性，不需要針對外部匹配電阻而增加電路板面積。
問題20. Stratix III元件支援哪些高速I/O介面通訊協定呢？
回答：Stratix III高速LVDS I/O支援SPI-4.2、SFI-4、SGMII、Utopia IV、10 GbE XSBI、RapidIO™和SerialLite等介面標準。
支援業界最新序列標準的Stratix III GX將在稍後發佈。
問題21. Stratix III元件支援哪些外部記憶體介面（速率達到多少）呢？
回答：Stratix III I/O支援現有和新興的外部記憶體標準，例如頻率高達400MHz的DDR、DDR2、DDR3、QDR II、QDR II+和RLDRAM II。不受約束的自校準資料通路利用新的I/O結構，進行自我動態調整，在不同製程、電壓和溫度下，提供最可靠的工作頻率。
表4. Stratix III元件支援的外部記憶體介面
記憶體標準 I/O標準 最大時鐘速率 最大資料速率
DDR SDRAM SSTL-2 200 MHz 400 Mbps
DDR2 SDRAM SSTL-1.8 400 MHz 800 Mbps
DDR3 SSTL-1.5 400 MHz 800 Mbps
QDR II 1.8V/1.5V HSTL 350 MHz 1400 Mbps
QDR II+ 1.8V/1.5V HSTL 350 MHz 1400 Mbps
RLDRAM II 1.8V HSTL 400 MHz 800 Mbps
問題22. Stratix III FPGA在訊號完整性上有哪些改進呢？
回答：Stratix III I/O模組透過改進晶片和封裝，實現了同類最佳的訊號完整性以及非常低的同時開關雜訊（SSN），提供品質非常好的眼框圖，這些改進包括8:1:1使用者I/O至電源／接地比、經過最佳化的訊號返回通路、交叉輸出延遲控制，以及晶片和封裝去耦合等。
TriMatrix記憶體
問題23. 什麼是TriMatrix記憶體呢？它支援哪些特性呢？
回答：TriMatrix記憶體在第一代Stratix元件中導入，是高效、高密度記憶體結構，含有三種容量的記憶體模組，為大部分設計提供豐富的記憶體支援。根據用戶的意見回饋，Stratix III TriMatrix記憶體結構經過改進，提供17.2 Mbits的儲存容量，增加了新特性，包括分散式雙埠MLAB結構和誤碼糾正編碼（ECC）等。Stratix III元件整合了比以前M-RAM粒度更細的M144K模組，其靈活的分散式MLAB結構由組合LAB構成，分佈在整個元件中。
新的TriMatrix記憶體結構為需要大容量記憶體和寬頻記憶體的應用提供了最佳解決方案。例如，MLAB模組可以用作需要少量記憶體的FIFO和時鐘域緩衝功能。M9K模組可以用於中等容量的記憶體應用，例如非同步傳送模式（ATM）訊號單元處理等。M144K模組可以用於儲存Nios®嵌入式處理器程式碼，或者IP資料封包和視訊線緩衝等需要大容量記憶體的應用。所有記憶體模組支援校驗位元進行誤碼控制，還支援混合模式以及混合時鐘模式。M144K模組支援專用ECC電路，M9K和MLAB結構還可以使用軟體版本的ECC參考設計。此外，M9K和M144K模組還支援真實雙埠模式工作。
問題24. MLAB模組有什麼用呢？
回答：採用MLAB模組，結合LAB中的10個ALM形成一個MLAB，可以在整個元件中建立粒度非常小的640位元記憶體結構。所得到的結構可以用作32×20或者64×10記憶體模組。MLAB具有和其他記憶體模組一樣的普通特性（例如，雙埠工作、校驗位元檢查、誤碼糾正和FIFO模式等）。
問題25. Stratix III TriMatrix記憶體支援ECC嗎？
回答：Stratix III元件中的所有記憶體結構都支援ECC。對於M144K模組，元件中加入了專用ECC電路，為重要應用提供糾正單一位元、探測多位元誤碼的功能。對於M9K和MLAB模組，提供軟體參考設計，可以使用元件的邏輯架構建立ECC電路。
DSP模組
問題26. Stratix III E系列型號是什麼呢？
回答：訊號處理將真實世界和電腦世界鏈結在一起，DSP需要開發大量演算法來實現其功能，對這些演算法的性能要求在迅速增加。雖然某些對成本非常敏感的大批量應用通常使用專用ASSP，例如蜂巢式行動電話等，而其他應用則使用通用數位訊號處理以及最近的FPGA等。
Stratix III E FPGA專門針對高性能需求而開發，Stratix III L為大部分應用提供豐富的乘法器資源，E型的EP3SE110元件含有896個18×18乘法器，達到500 GMACS。
問題27. 這與數位訊號處理器等替代方案相比如何呢？
回答：500 GMACS的EP3SE110元件和性能最好的8 GMACS數位訊號處理器相比，兩者有明顯的性能差異。Stratix III元件比其他處理方案有更高的DSP性能，而成本和功率消耗更低，佔用的電路板佈局更小。
Stratix III E型號非常適合無線基地台、醫療成像、廣播視訊處理、軍用雷達、聲納、安全和通訊系統等應用。
問題28. Stratix III DSP模組有什麼優點呢？
回答：DSP模組採用硬式核心模組的方式實現，針對性能、靈活性和低功率消耗進行了最佳化，和其他處理方案相比，以最低的功率消耗和成本實現了最好的DSP性能，而且佔用了最少的電路板佈局。Stratix III FPGA實現的主要創新點是其DSP模組含有更多的乘法器資源，比其他競爭FPGA的功率消耗更低，佔用的面積更小。
設計安全性
問題29. 什麼是設計安全性呢？
回答：Stratix III的設計安全性保護設計不被競爭對手或者他人惡意複製和篡改。Stratix III元件採用了256位元密鑰的高級加密標準（AES）演算法對配置位元流進行加密。AES是國家標準和技術研究所（NIST）所採用的標準，美國政府利用它來保護敏感的資訊，是目前最高級的加密演算法。
問題30. Stratix III元件所支援的設計安全性和其他FPGA所支援的有什麼不同呢？
回答：Stratix III元件是業界第一款使用AES和256位元密鑰進行配置位元流加密的FPGA，密鑰可以使用揮發式或者非揮發式儲存。其他FPGA供應商僅支援使用電池供電和備份揮發式密鑰加密。只有Stratix III FPGA提供了靈活的電池備份揮發式密鑰和最安全的非揮發式加擾密鑰。而且，Stratix III元件不允許配置資料讀回，從而提高了防止逆向工程的能力。
Altera非易失設計安全性非常適合商業設備生產流程，商業OEM可以大量應用這種設計安全特性。
問題31. Stratix III設計安全性有什麼市場優勢呢？
回答：在當今的政府管制、軍用和競爭激烈的商業環境下，設計安全性是需要對設計進行可靠保護的數位設計人員必須考慮的重要因素。Stratix III FPGA設計安全性解決了新的應用需求，實現了靈活的可編程邏輯，防止設計被篡改、複製和逆向工程。
問題32. 設計人員在Stratix III元件中怎樣實現設計安全特性呢？
回答：Stratix III元件支援安全配置串流，透過三個步驟來實現：
1. 256位元AES密鑰在Stratix III元件中被設置在非揮發式或者電池供電的揮發式記憶體中。
2. Quartus II設計軟體使用相同的AES密鑰產生加密配置檔，然後儲存在快閃記憶體或者配置元件中。
3. 供電時，配置元件或者微處理器讀取快閃記憶體，將加密配置檔發送給Stratix III元件，然後，它使用儲存的AES密鑰來解開加密檔，對自己進行配置。
系統時鐘管理
問題33. Stratix III元件中嵌入了多少個PLL呢？
回答：最新的Stratix III元件含有12個晶片內PLL，每一個都能夠進行精確的頻率合成和時序管理。頂部和底部的PLL含有10個輸出，側面的含有7個輸出，可以提供96個時鐘來源。
問題34. Stratix III元件支援哪些類型的PLL呢？
回答：Stratix III元件只有一種PLL（而Stratix II元件含有兩種類型的PLL）。Stratix III PLL在Stratix III元件中同時實現了兩種PLL的最佳特性。
問題35. 除了PLL，Stratix III元件還提供延遲鎖定迴路（DLL）嗎？回答：Stratix III元件含有DLL，保持DDR外部記憶體介面的DQS相移。
Quartus II版本6.1軟體
問題36. 哪一個版本的Quartus II設計軟體支援Stratix III元件呢？回答：Stratix III元件由Quartus II版本6.1軟體提供支援，該軟體是業界最高級的高密度FPGA設計軟體。Quartus II設計軟體採用了大量新的ASIC設計功能進行開發，為用戶提供了特性豐富的合成和模擬工具以及使用方便的介面，充分發揮了Stratix III FPGA的性能和設計優勢。Quartus II軟體還能夠與所有一流的第三方合成和模擬工具進行無縫整合。您現在可以透過當地的Altera銷售代表和經銷商獲取Quartus II版本6.1訂購版軟體。您可以在12月4日之後，從www.altera.com/download上下載Quartus II版本6.1軟體訂購版或者網路版。Altera軟體的有效訂戶也將在12月接收到Quartus II軟體訂購更新。
問題37. 哪些第三方工具支援Stratix III元件呢？
回答：除了Quartus II整合合成工具以外，一流EDA供應商Mentor Graphics、Synplicity、Magma和Aldec提供的合成和模擬工具都支援Stratix III系列，確保了Altera元件能夠實現高品質的結果。
問題38. Stratix III元件可以使用哪些IP內部核心呢？
回答：Altera提供針對Stratix III元件進行了最佳化的現成IP內部核心，以及標準IP內部核心擴展函式庫。每一個內部核心都經過最佳化，可以充分發揮Stratix III系列的結構優勢，包括最新的高級I/O功能。瞭解更詳細的資訊，請瀏覽Altera IP MegaStore網站。
HardCopy元件
問題39. Altera支援Stratix III移植為HardCopy元件嗎？
回答：Altera提供從Stratix III FPGA到HardCopy結構化ASIC技術的移植途徑。這方面的詳細資訊將在稍後提供。
Nios嵌入式處理器
問題40. Stratix III元件支援Nios II嵌入式處理器嗎？
回答：是的。Nios II嵌入式處理器之所以稱為「軟式核心處理器」，是因為它能夠做為可配置IP內部核心，支援所有的Altera FPGA和結構化ASIC元件。Stratix III系列中豐富的邏輯、記憶體和DSP模組，為Nios開發人員提供了很大的靈活性，來實現單個或者多個CPU嵌入式系統，使用Nios II C語言至硬體（C2H）加速編譯器，把對時間要求較高的軟體演算法轉換為硬體來加速實現。
晶圓代工廠和製程技術
問題41. Altera採用了什麼樣的晶圓代工廠策略呢？
回答：Altera繼續與台積電（TSMC）密切合作。在每一新產品系列的測試晶片早期製程和開發階段，Altera便與台積電（TSMC）合作，對電路和系統結構進行研究和驗證。而且，Altera和台積電（TSMC）開發了業界領先的降低缺陷密度的方法，使我們的FPGA——包括業界容量最大的元件，能夠迅速實現量產。
問題42. 在製造技術中，所使用的材料有什麼變化嗎？
回答：Altera在65nm節點上採用了張力矽晶和超薄閘極氧化層技術。進行了相對較小的製程技術改進，進一步提高了性能，降低了功率消耗。
