Xilinx(美商賽靈思)公司發表最佳化的Xilinx ISE 9.1i版軟體套件，此為最廣受業界使用的Xilinx ISE設計套件之最新版本，並針對目前業界主要的設計挑戰所設計，如：時序收斂、生產力、以及功耗等。全新ISE 9.1i除提高2.5倍以上的運作速度之外，亦包含全新SmartCompile技術，讓使用者在得以保存未變更邏輯設計之情況下，可縮短高達6倍以上的運作時間。ISE 9.1i可最佳化最新65奈米Virtex-5平台所採用的獨特ExpressFabric技術，提供較競爭產品平均快30%的運作速度；而對於功耗導向的應用產品，ISE 9.1i也能平均降低10%的動態功耗。
此項革命性的創新技術是來自於Xilinx與Synplicity共同組成的超高容量時序收斂工作小組(Ultra High-Capacity Timing VlosureTask Force)之研發成果，提供領先業界的生產力，強化功能以確保提供最快的時序收斂路徑；並最佳化Xilinx先進的Virtex系列與Spartan-3世代FPGA元件的功耗與效能。
生產力提升
今日許多先進的設計專案，因為增加的設計變更，設計人員將大多數時間都花費在重新建置整體設計上。這些重新建置作業不但耗時，也可能在與設計變更無直間接相關的部分產生風險。Xilinx SmartCompile提供以下的技術來解決這些問題：
分割(Partitions)：在最後階段設計週期中，可運用剪貼功能將小幅設計變更的影響降至最低，並可自動完整保存現有邏輯配置，與降低2.5倍以上的平均重新建置時間。
SmartGuide：此技術運用先前建置作業的結果，可使少部份設計變更的重新建置作業平均減少2倍以上的時間。
SmartPreview：此技術讓設計人員可暫停與繼續邏輯配置(place-and-route)程序，並儲存中間過程的產出結果，以便評估其設計狀態。透過預覽相關的建置資訊，如繞線狀況及時序結果等，設計人員無須等候完整的建置完成，即可作出重要的設計權衡取捨決策。
SmartCompile技術可提升高達6倍以上的運作時間，大幅提升生產力，並完整保存分割作業，提升建置作業的能見度。對於日益艱難的設計專案而言，此技術不但加快2.5倍以上的運作時間，亦提供各類強化優勢。
針對日趨複雜的設計作業，ISE 9.1i為FPGA設計人員提供許多強化的使用者介面，包括：
Tcl指令主控台(Tcl command console)可輕易將ISE繪圖使用者介面轉換成指令列環境。
原始碼(source code)相容性功能可確認必要檔案，經由控管程式碼輸入或輸出產出結果。
更快的時序收斂
ISE 9.1i設計工具的全新功能是以ISE Fmax技術為基礎，特別是針對高密度、高效能的Virtex-5設計專案，可提供無與倫比的效能與時序收斂結果。ISE 9.1i整合時序收斂流程與強化的實體合成最佳化，以提供更高品質的結果。最佳化的繞線演算法可提供65奈米ExpressFabric技術對角對稱互連功能的最佳使用率，可將延遲時間降至最低，並完全發揮Virtex-5平台的高效能優勢。
Xilinx設計軟體部門副總裁Bruce Talley表示：「時序收斂是FPGA設計人員面臨的最大問題。全新ISE 9.1i可大幅簡化與加速設計流程。此外，ISE SmartCompile技術亦可解決目前設計人員所面臨的頭號挑戰，以重複設計功能，協助設計人員在更少的時間內達成效能目標。其中，最吸引我們顧客的一點是ISE 9.1i能夠在不降低整體效能的情況下，最佳化低功耗的設計需求。」
整體ISE 9.1i架構的最大優勢為一個可擴充的時序收斂環境 — 一個虛擬的「時序收斂艙」(Timing Closure Cockpit)，可在限制進入、時序分析、電路圖規劃與建置報告之間進行直覺式互相連結(cross-probing)，如此一來設計人員就能更容易的分析時序問題。整合時序流程的ISE 9.1i亦結合實體合成，在合成與配置時序之間提供改良時序關聯性，以達到更高品質的結果。
功耗最佳化
Xilinx合成技術(Xilinx Synthesis Technology；XST)全新功耗最佳化、邏輯配置的強化，讓Spartan-3系列FPGA元件平均降低10%的動態功耗。XST提供功耗警示邏輯最佳化，適用於區塊上的巨量處理(marco processing)作業，如：乘法器、加法器與BRAM等。建置演算法在元件中部署具電源效益的配置策略與較低電容的網絡，藉以在無須耗損效能的情況下，將功耗降至最低。
價格與供貨時程
ISE Foundation 9.1i套件現已出貨，售價為2,495美元起。而顧客可免費索取具備完整功能的60天評估版本。所有ISE 9.1i軟體套件均可支援Windows 2000、Windows XP Professional、Linux Red Hat Enterprise 3.0與4.0版。ISE Foundation亦可支援Solaris 2.8與2.9版。
ISE軟體具備直覺性、全方位的設計環境，可針對Virtex-II、Virtex-II Pro、Virtex-4與Virtex-5平台FPGA元件、Spartan™3 Generation FPGA元件與CoolRunner-II CPLD元件等Xilinx全系列元件產品，提供可編程邏輯設計解決方案給Xilinx遍佈全球超過30萬個客戶。欲獲得更多關於ISE 9.1i軟體套件的資訊，請參考www.xilinx.com/ISE。
額外的客戶回饋
網路設備領導廠商Anagran技術長Alex Henderson表示：「自從我們開始採用Virtex-4 FX元件中矽元件的大部分功能，包括Power PC、MGTs、乙太網路媒體存取控制(MAC)、DSP48區塊、FIFO以及SERDES後，建置設計專案成為一項挑戰。然而ISE 9.1i可讓建置作業輕易符合時序限制，並且降低如電路圖規劃等手動干預之需求。此外，與前次電路圖設計版本相較，ISE 9.1i可同時降低大約35%的編譯時間(compile times)。全新SmartGuide技術提供設計重製功能，可降低30%~50%的編譯時間。因此，我們深信ISE 9.1i可讓我們大幅縮短設計時間。」
硬體支援驗證領導廠商EVE執行長Luc Burgun表示：「我們規模最大的Virtex-4設計專案使用了元件中大部分可用的邏輯資源，因此提高邏輯配置的困難度。ISE 9.1i讓我們降低超過4倍以上的建置編譯時間。因此，ISE 9.1i為我們的研發團隊與客戶帶來強大的生產力優勢。」
www.xilinx.com。
此項革命性的創新技術是來自於Xilinx與Synplicity共同組成的超高容量時序收斂工作小組(Ultra High-Capacity Timing VlosureTask Force)之研發成果，提供領先業界的生產力，強化功能以確保提供最快的時序收斂路徑；並最佳化Xilinx先進的Virtex系列與Spartan-3世代FPGA元件的功耗與效能。
生產力提升
今日許多先進的設計專案，因為增加的設計變更，設計人員將大多數時間都花費在重新建置整體設計上。這些重新建置作業不但耗時，也可能在與設計變更無直間接相關的部分產生風險。Xilinx SmartCompile提供以下的技術來解決這些問題：
分割(Partitions)：在最後階段設計週期中，可運用剪貼功能將小幅設計變更的影響降至最低，並可自動完整保存現有邏輯配置，與降低2.5倍以上的平均重新建置時間。
SmartGuide：此技術運用先前建置作業的結果，可使少部份設計變更的重新建置作業平均減少2倍以上的時間。
SmartPreview：此技術讓設計人員可暫停與繼續邏輯配置(place-and-route)程序，並儲存中間過程的產出結果，以便評估其設計狀態。透過預覽相關的建置資訊，如繞線狀況及時序結果等，設計人員無須等候完整的建置完成，即可作出重要的設計權衡取捨決策。
SmartCompile技術可提升高達6倍以上的運作時間，大幅提升生產力，並完整保存分割作業，提升建置作業的能見度。對於日益艱難的設計專案而言，此技術不但加快2.5倍以上的運作時間，亦提供各類強化優勢。
針對日趨複雜的設計作業，ISE 9.1i為FPGA設計人員提供許多強化的使用者介面，包括：
Tcl指令主控台(Tcl command console)可輕易將ISE繪圖使用者介面轉換成指令列環境。
原始碼(source code)相容性功能可確認必要檔案，經由控管程式碼輸入或輸出產出結果。
更快的時序收斂
ISE 9.1i設計工具的全新功能是以ISE Fmax技術為基礎，特別是針對高密度、高效能的Virtex-5設計專案，可提供無與倫比的效能與時序收斂結果。ISE 9.1i整合時序收斂流程與強化的實體合成最佳化，以提供更高品質的結果。最佳化的繞線演算法可提供65奈米ExpressFabric技術對角對稱互連功能的最佳使用率，可將延遲時間降至最低，並完全發揮Virtex-5平台的高效能優勢。
Xilinx設計軟體部門副總裁Bruce Talley表示：「時序收斂是FPGA設計人員面臨的最大問題。全新ISE 9.1i可大幅簡化與加速設計流程。此外，ISE SmartCompile技術亦可解決目前設計人員所面臨的頭號挑戰，以重複設計功能，協助設計人員在更少的時間內達成效能目標。其中，最吸引我們顧客的一點是ISE 9.1i能夠在不降低整體效能的情況下，最佳化低功耗的設計需求。」
整體ISE 9.1i架構的最大優勢為一個可擴充的時序收斂環境 — 一個虛擬的「時序收斂艙」(Timing Closure Cockpit)，可在限制進入、時序分析、電路圖規劃與建置報告之間進行直覺式互相連結(cross-probing)，如此一來設計人員就能更容易的分析時序問題。整合時序流程的ISE 9.1i亦結合實體合成，在合成與配置時序之間提供改良時序關聯性，以達到更高品質的結果。
功耗最佳化
Xilinx合成技術(Xilinx Synthesis Technology；XST)全新功耗最佳化、邏輯配置的強化，讓Spartan-3系列FPGA元件平均降低10%的動態功耗。XST提供功耗警示邏輯最佳化，適用於區塊上的巨量處理(marco processing)作業，如：乘法器、加法器與BRAM等。建置演算法在元件中部署具電源效益的配置策略與較低電容的網絡，藉以在無須耗損效能的情況下，將功耗降至最低。
價格與供貨時程
ISE Foundation 9.1i套件現已出貨，售價為2,495美元起。而顧客可免費索取具備完整功能的60天評估版本。所有ISE 9.1i軟體套件均可支援Windows 2000、Windows XP Professional、Linux Red Hat Enterprise 3.0與4.0版。ISE Foundation亦可支援Solaris 2.8與2.9版。
ISE軟體具備直覺性、全方位的設計環境，可針對Virtex-II、Virtex-II Pro、Virtex-4與Virtex-5平台FPGA元件、Spartan™3 Generation FPGA元件與CoolRunner-II CPLD元件等Xilinx全系列元件產品，提供可編程邏輯設計解決方案給Xilinx遍佈全球超過30萬個客戶。欲獲得更多關於ISE 9.1i軟體套件的資訊，請參考
額外的客戶回饋
網路設備領導廠商Anagran技術長Alex Henderson表示：「自從我們開始採用Virtex-4 FX元件中矽元件的大部分功能，包括Power PC、MGTs、乙太網路媒體存取控制(MAC)、DSP48區塊、FIFO以及SERDES後，建置設計專案成為一項挑戰。然而ISE 9.1i可讓建置作業輕易符合時序限制，並且降低如電路圖規劃等手動干預之需求。此外，與前次電路圖設計版本相較，ISE 9.1i可同時降低大約35%的編譯時間(compile times)。全新SmartGuide技術提供設計重製功能，可降低30%~50%的編譯時間。因此，我們深信ISE 9.1i可讓我們大幅縮短設計時間。」
硬體支援驗證領導廠商EVE執行長Luc Burgun表示：「我們規模最大的Virtex-4設計專案使用了元件中大部分可用的邏輯資源，因此提高邏輯配置的困難度。ISE 9.1i讓我們降低超過4倍以上的建置編譯時間。因此，ISE 9.1i為我們的研發團隊與客戶帶來強大的生產力優勢。」
