Actel公司為履行其提供和支援高功效解決方案的承諾，全面提升了其Libero™整合設計環境 (IDE) 的效能，進一步簡化採用其現場可編程閘陣列 (FPGA) 產品進行系統級設計的過程。Actel的Libero IDE v8.0現備有名為SmartDesign的全新設計輸入項目功能，可讓用戶在更高的抽象層面完成設計，大大縮短FPGA的設計和開發時間，從而加快客戶產品的面市。升級的工具套件支援Actel所有FPGA產品，包括以快閃記憶體為基礎的低功耗ProASIC3和靜態功耗僅為5µW的IGLOO™ FPGA，以及混合信號功率管理FPGA，即單晶片Fusion™ PSC (可編程系統晶片)。
SmartDesign 是Libero IDE v8.0的關鍵功能，可讓使用者以圖示方式生成並自動抽象出各種基於構件的系統設計，並轉換成已完成物理綜合 (synthesis-ready) 的VHDL或Verilog部件。這種以圖形化方式實現的構件設計輸入項目功能支持Actel豐富的DirectCore 和SmartGen IP核庫中的各種預製構件，同時也支援採用HDL或 Synplify® DSP生成的用戶定制構件，以及用Actel的CoreConsole工具生成的處理器子系統。
Actel產品市場拓展副總裁Rich Brossart稱：“Libero以其精確且易於使用的SmartPower功率分析工具取勝，能協助設計人員應對越來越嚴格的功耗要求。Libero IDE v8.0工具套件的升級功能代表了我們簡化設計和支援高功效應用的最新創新成果。無論用戶正在設計ARM處理器、基於Fusion技術的子系統還是使用我們的低功耗IGLOO 器件來設計可攜式應用，配有SmartDesign的Libero IDE v8.0均可加快其設計過程，為用戶提供能‘正確構建’的保證。”
基於SmartDesign構件的系統級設計環境
創新的SmartDesign具有輸入原始檔案部件的功能，比如將SmartGen和 CoreConsole配置的IP核和處理器核、HDL模組、Actel提供的巨集單元，以及Libero生成的構件以圖示方式組合在一起，並顯示在構件視圖中的白板“畫布” (canvas) 上。SmartDesign提供名為“catalog”的列表功能，能夠列出廣泛的IP核、巨集、HDL範本，以及匯流排界面；讓使用者選擇所需的元素，然後拖放到畫布中。因此，SmartDesign有助於真實設計的重新使用，並為將來採用系統Verilog、DSP、混合軟體/硬體構件來實現的構件捕捉設計鋪路。
除了採用SmartDesign捕捉設計外，還可過透 “SmartGuide”功能為用戶建議與設計相配的相容匯流排和IP核，這項功能也可用作設計規則檢查，確保構建的連接正確。當設計完成後，將生成出已進行物理綜合的HDL原始程式碼檔案。由於許多連接都由 SmartDesign中的SmartConnect 功能自動完成，因此Libero IDE v8.0能夠為設計人員節省時間和減少錯誤。
新功能簡化Fusion功率管理設計
Libero IDE v8.0加入了FlashPro 6.0軟體升級，為Actel屢獲殊榮的混合信號FPGA系列產品Fusion帶來額外的支援。與FlashPro 程式設計器共用時，新版的IDE 軟體能夠進一步簡化Actel的 IGLOO/e、ProASIC3和 Actel Fusion器件的程式設計。FlashPro中名為FlashPoint的新增功能允許用戶獨立於Libero 或Designer來修改和編輯FlashROM的安全設置，從而增強設計修改的彈性。這樣，用戶就不必通過綜合重新運行設計，也省去了佈局佈線和程式檔生成的工序，大大地縮短了總體的設計時間。
對於Fusion產品，FlashPro的FlashPoint功能可進一步支援用戶對Fusion嵌入式快閃存儲的獨立編程。使用者可高效地重新編程功率管理類比和存儲在嵌入式快閃記憶體中的記憶系統代碼。
供貨
Actel Libero IDE 8.0 Platinum (白金) 版本可運行於Windows和Linux平臺上；具備精選功能的 Gold (金) 版本則供用戶免費在Windows平臺上使用。所有版本均提供一年期可更新的使用權證。要瞭解有關產品的價格詳情，請與Actel聯繫。
SmartDesign 是Libero IDE v8.0的關鍵功能，可讓使用者以圖示方式生成並自動抽象出各種基於構件的系統設計，並轉換成已完成物理綜合 (synthesis-ready) 的VHDL或Verilog部件。這種以圖形化方式實現的構件設計輸入項目功能支持Actel豐富的DirectCore 和SmartGen IP核庫中的各種預製構件，同時也支援採用HDL或 Synplify® DSP生成的用戶定制構件，以及用Actel的CoreConsole工具生成的處理器子系統。
Actel產品市場拓展副總裁Rich Brossart稱：“Libero以其精確且易於使用的SmartPower功率分析工具取勝，能協助設計人員應對越來越嚴格的功耗要求。Libero IDE v8.0工具套件的升級功能代表了我們簡化設計和支援高功效應用的最新創新成果。無論用戶正在設計ARM處理器、基於Fusion技術的子系統還是使用我們的低功耗IGLOO 器件來設計可攜式應用，配有SmartDesign的Libero IDE v8.0均可加快其設計過程，為用戶提供能‘正確構建’的保證。”
基於SmartDesign構件的系統級設計環境
創新的SmartDesign具有輸入原始檔案部件的功能，比如將SmartGen和 CoreConsole配置的IP核和處理器核、HDL模組、Actel提供的巨集單元，以及Libero生成的構件以圖示方式組合在一起，並顯示在構件視圖中的白板“畫布” (canvas) 上。SmartDesign提供名為“catalog”的列表功能，能夠列出廣泛的IP核、巨集、HDL範本，以及匯流排界面；讓使用者選擇所需的元素，然後拖放到畫布中。因此，SmartDesign有助於真實設計的重新使用，並為將來採用系統Verilog、DSP、混合軟體/硬體構件來實現的構件捕捉設計鋪路。
除了採用SmartDesign捕捉設計外，還可過透 “SmartGuide”功能為用戶建議與設計相配的相容匯流排和IP核，這項功能也可用作設計規則檢查，確保構建的連接正確。當設計完成後，將生成出已進行物理綜合的HDL原始程式碼檔案。由於許多連接都由 SmartDesign中的SmartConnect 功能自動完成，因此Libero IDE v8.0能夠為設計人員節省時間和減少錯誤。
新功能簡化Fusion功率管理設計
Libero IDE v8.0加入了FlashPro 6.0軟體升級，為Actel屢獲殊榮的混合信號FPGA系列產品Fusion帶來額外的支援。與FlashPro 程式設計器共用時，新版的IDE 軟體能夠進一步簡化Actel的 IGLOO/e、ProASIC3和 Actel Fusion器件的程式設計。FlashPro中名為FlashPoint的新增功能允許用戶獨立於Libero 或Designer來修改和編輯FlashROM的安全設置，從而增強設計修改的彈性。這樣，用戶就不必通過綜合重新運行設計，也省去了佈局佈線和程式檔生成的工序，大大地縮短了總體的設計時間。
對於Fusion產品，FlashPro的FlashPoint功能可進一步支援用戶對Fusion嵌入式快閃存儲的獨立編程。使用者可高效地重新編程功率管理類比和存儲在嵌入式快閃記憶體中的記憶系統代碼。
供貨
Actel Libero IDE 8.0 Platinum (白金) 版本可運行於Windows和Linux平臺上；具備精選功能的 Gold (金) 版本則供用戶免費在Windows平臺上使用。所有版本均提供一年期可更新的使用權證。要瞭解有關產品的價格詳情，請與Actel聯繫。
