賽靈思推出完整設計工具套件提供突破性的強大功能

本文作者:admin       點擊: 2008-04-17 00:00
前言:
全球可編程邏輯解決方案領導廠商Xilinx(美商賽靈思)公司(宣布推出具備單一整合式的10.1版ISER設計套件,讓FPGA邏輯、嵌入式、與DSP設計人員能立即存取賽靈思全系列且具備完全互通性的設計工具。10.1版的ISE設計套件提供較平均時間快上2倍的快速建置流程,讓設計人員每天可完成更多作業。此外,今天發表的SmartXplorer 技術可專為設計人員解決其所面臨的許多重要挑戰,包含:時序收斂與生產力。SmartXplorer 技術可在多部Linux主機上發揮分散式處理功能,幫助設計人員每天完成更多的建置作業。運用分散式處理功能與多重建置策略,讓效能最多可提高38%。SmartXplorer技術亦提供許多工具,讓用戶能監視每個批次的結果,並得到個別的時序報告。 
  
為全球客戶提供顧客導向資訊科技與通訊解決方案的領導廠商Fujitsu公司的光電系統事業群資深工程師Yasuhiro Ooba表示:「10.1版ISER設計套件為我們的設計團隊帶來無與倫比的價值,最多可降低80%的建置時間。更快的執行時間可節省可觀的開發時間,並加快產品的上市時程。」 
  
資料中心I/O虛擬化的技術領導廠商Xsigo Systems公司的邏輯設計人員Honda Yang表示:「SmartXplorer為我們的FPGA設計流程提供強大的額外功能。倘若沒有SmartXplorer,我們就得以手動方式分別登入多部伺服器,來管理每項PAR作業。我對於SmartXplorer讓效能提高20%這樣的結果感到非常驚喜。」 
  
運用PlanAhead Lite與策略型建置模式來提高生產力 
藉由ISER Foundation™裡的PlanAhead Lite工具,用戶可發揮獲獎無數的PlanAhead設計與分析工具中的強悍規劃與分析功能。不必額外付費就能獲得PlanAhead Lite裡的革命性PinAhead技術。此種直覺化解決方案是專為簡化FPGA與PCB之間的界面管理複雜性而設計的。PinAhead技術能在設計開始階段執行智慧型輸出針腳(pinout)定義,且在互動式針腳配置過程中檢查設計規則,可免除設計後期與輸出針腳相關的變更次數。在完成針腳配置後,PinAhead能以逗號分隔數值(CSV)、VHDL、或Verilog表頭等格式,匯出I/O連結埠資訊。 
  
賽靈思透過ISE設計套件10.1版,簡化研判最佳化建置設定的流程。設計人員現在能規劃與設定自己的設計目標,包括效能最大化、元件使用率最佳化、降低動態功耗、或將建置時間降至最低。運用此種空間縮減策略的設計人員平均可提高10%的邏輯使用率。   
  
工作小組提供更理想的驗證效果 
ISE設計套件10.1版亦受惠於賽靈思與業界EDA領導供應商Mentor Graphics之間的合作。運用IEEE IP加密模型,ISE設計套件10.1版可提供高達2倍以上的執行時間。全新效能最佳化的BRAM、DSP以及FIFO模擬模組,讓RTL模擬執行時間可再加快2倍。 
  
第二代XPower 提供強化的功耗分析與最佳化功能 
許多產業研究顯示在製程持續微型化的情況下,FPGA業者目前面臨的最佳挑戰就是要達到功耗預算的目標。用戶在設計初期可運用ISE設計套件10.1版分析功耗需求,並在設計流程中為動態功耗進行最佳化作業。 
  
第二代的 XPower 功耗分析工具藉由提供一個改良式界面,讓用戶可輕鬆地分析各模塊、階層、電源線路、以及使用資源的功耗,進而改進功耗評估的精準度。分析出的資料可以純文字或HTML格式呈現,這種可提供功耗分散資料的功能遠遠勝過其他邏輯方案供應商的靜態評估網頁。 
  
ISE設計套件10.1版提供方便且完備的功耗最佳化功能。運用整合式的「功耗最佳化設計目標」功能,用戶可透過一個簡單的單一步驟程序,指定功耗最佳化設計。加上對映與邏輯配置(place-and-route)演算法方面的改良,用戶可減少設計方案的動態功耗—65奈米VirtexR-5元件平均可降低10%;而Spartan™-3世代FPGA平均則降低12%。 
  
嵌入式與DSP工具整合 
為協助用戶更快達成最佳的嵌入式與DSP設計結果,ISE設計套件10.1版亦在賽靈思嵌入式與DSP工具中,加入許多易於使用的改良功能,包括統一的互通性功能,讓用戶可輕易地在ISE Project Navigator 中加入System Generator模組。EDK與System Generator for DSP技術間改良的跨工具整合,讓更精密的FPGA SoC設計能整合嵌入式與訊號處理功能。 
價格與供貨時程 
ISE設計套件10.1版包含ISE Foundation、Embedded Development Kit (EDK)、System Generator for DSP、AccelDSP™ 合成工具、ChipScope™ Pro 分析器、ChipScope Pro Serial I/O 工具套件、PlanAhead 設計與分析工具、以及ISE模擬器。用戶可從DVD光碟或透過網路下載安裝特定領域的DSP、嵌入式與邏輯設計產品。運用電子化流程作為主要的產品供應方法,讓用戶不僅能得到自己需要的產品,還能獲得其他賽靈思設計工具的評估版本。 
  
ISE設計套件10.1版的所有產品現已開始供應上市,售價介於495至2,495美元之間。顧客可至賽靈思網站免費下載試用60天的全功能評估版。欲獲得ISE設計套件10.1版的詳細資訊,請瀏覽:www.xilinx.com/ISE網站。 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11