當前位置： 主頁 > 技術分類0 > 電子技術0 > 量測技術0 >

智原科技採用CADENCE益華電腦 ENCOUNTER 平台進行結構化ASIC設計

本文作者：admin 點擊： 2004-01-15 00:00

前言：

Cadence

益華電腦

(NYSE:CDN)

與

智原科技

(Faraday Technology Corporation) (TAIEX: 3035)

，共同宣佈

智原科技

已採用

Cadence

益華電腦

Encounter™

數位

設計平台，成功開發出適用於

Metal

Programmable Cell Array (MPCA)

結構化

ASIC

（

Structured ASIC

）技術的設計流程。智原科技

可以針對客戶不同產品量產的需求，提供其結構化

ASIC

之設計服務，這對智原科技來說是一項重要的里程碑。

Cadence

益華電腦

是第一家可以協助

智原科技

建立這項設計流程的

EDA

供應商。

什麼是Metal Programmable Cell Array (MPCA)

MPCA

結構內已經預先製作完成大量的基本區塊

(block)

，每個區塊可藉由最上層的金屬光罩來組出多種不同的

組合邏輯、序向邏輯、驅動單元、和記憶單元

等設計上會使用到的電路。因為製造上的可重複使用，利用

MPCA

可以幫忙省下可觀的光罩費用，而且讓設計的產品提早上市。

利用SoC Encounter的結構化ASIC設計流程

智原科技

結構化

ASIC

採用與

standard cell

相同的設計流程，早在

2003

年

月即以

Cadence

的

SoC Encounter

成功

tape out

，並已經有測試晶片通過驗證。而這項流程主要的優點，是可以幫助

智原科技

的工程師們，將其客戶的

netlist

依照結構化

ASIC

配置的規格，變成是一個實體的設計，並且產生最快速和正確的時脈及符合訊號完整性的要求。其中最主要的功能包括矽晶圓虛擬原型設計、配置

(floorplanning)

、佈局及繞線、時脈樹合成、實體時脈最佳化、

萃取、訊號交互干擾的預防及修復，以及實體

ECO

。

智原科技

資深技術部經理，王心石先生表示：結合智原科技的

MPCA

技術、經過量產驗證的

產品，和先進的

ASIC

服務，讓我們的客戶享有更快速的開發流程。而

SoC Encounter

幫助我們在早期就進行設計的微調，而且同時考慮

時脈、耗電量和訊號完整性

等問題，以加快設計的收斂。

Cadence

益華電腦研發部副總裁

Wei-Jin Dai

，表示：智原科技選擇讓我們加入這項領先業界的

ASIC

技術，讓我們感到十分興奮。而我們成功達成合作的目標，再次證明我們致力於協助客戶獲致成功的信念，也進一步驗證了

First Encounter™

及

Encounter

數位實行平台的能力。

本月熱點 HOME

欄目熱點 HOME