TMS320C6474 整合三顆業界領先的 1 GHz TMS320C64x+™ 核心於單一晶片上，因此可提供 3 GHz 的原始DSP 效能，並較分離式處理解決方案節省 1/3功耗，而DSP 成本也可降低 2/3。
照片人物： TI亞洲區市場開發經理李松青
德州儀器 (TI) 宣佈推出一款可顯著降低成本、功耗，並節省電路板面積的全新高效能多核心數位訊號處理器 (DSP)，協助設計人員將多個DSP整合於單一電路板，充分滿足高效能的執行需求，例如同時執行多通道處理或同時執行多個軟體應用等。TMS320C6474 整合三顆業界領先的 1 GHz TMS320C64x+™ 核心於單一晶片上，因此可提供 3 GHz 的原始DSP 效能，並較分離式處理解決方案節省 1/3功耗，而DSP 成本也可降低 2/3。 TI亞洲區市場開發經理李松青表示：C6474主攻通訊基礎設備，如WiMAX基地台，因其需要處理1000多個頻道，特別適合導入該產品，也是目前用量最大的應用；C6474其他的應用尚包括高階醫療影像、軍事通訊以及工業視覺檢驗終端設備與相關市場的需求。依據研究機構Databeans Medical 2007年的報告顯示，醫療相關半導體市場規模為26億美元，醫療影像市場為4.5億美元。
李松青進一步表示：C6474將三顆 1 GHz 的 C64x+™ 核心整合於單晶片，即原C6455，可實現 3 GHz 的原始 DSP 效能，即處理能力為 24,000 MMACS (16 位元) 或 48,000 MMACS (8 位元)。C6474每100顆價格為美金261元，預計取代三顆前一代產品C6455，該產品售價為每100顆248美元，三倍的價格為744美元，若採用C6474成本可減少2/3。三核心的C6474，除可支援極高效能外，現有設計團隊還可透過 C6474 立即為多晶片系統解決方案有效降低功耗及面積，因為此款產品與TMS320C6452 及 TMS320C6455 等以 C64x+ 核心為基礎的單核心 DSP原始碼完全相容，並同時與以TMS320C64x™ 核心為基礎的 TMS320C641x 系列元件完全相容。
C6474 採用65 nm製程，因此可實現高系統集成度，使 C6474 可採用 23 mm x 23 mm的球閘陣列 (BGA) 封裝，且產品尺寸與 TI 目前採用90 nm的單核心 DSP 解決方案相同。
以C6474 為基礎的解決方案可為需滿足嚴峻功率預算的設計團隊提供有效協助。舉例而言，為滿足 25 瓦特 (W)的功率預算要求，設計人員不能採用超過 8 顆 1 GHz TMS320C6455 單核心 DSP，每顆 DSP 的功耗約為 3W，系統的整體原始效能為 8 GHz。另一方面，以 C6474為基礎 的系統僅包含四顆晶片，每顆晶片的功耗約為 6W，但因每顆處理器包含三顆 1 GHz 核心，因此整體系統效能可高達 12 GHz，而每單位功率的效能也可提高 50%。此外，採用 C6474 解決方案可協助客戶大幅節省成本，因為其價格與 C6455 相當，但原始 DSP 處理效能為 C6455 的三倍。
高效能處理器需配合高效能周邊，因此C6474 整合 Viterbi 與 Turbo 加速器，可極致發揮常用演算法的處理效率。此外，此款處理器並包含數個SERDES (serializer/deserializer) 介面，如 SGMII 乙太網 MAC (EMAC)、天線介面 (AIF) 以及 Serial RapidIO (SRIO)。每顆核心並針對週邊及處理器核心配有 32 kB 的 L1 程式與 L1 資料記憶體、可支援兩種配置的 3 MB 整體 L2 記憶體（每顆核心 1 MB，或 1.5 MB / 1 MB / 0.5 MB 的配置）以及TI 速度最快的667 MHz DDR2 記憶體介面。
照片人物： TI亞洲區市場開發經理李松青
德州儀器 (TI) 宣佈推出一款可顯著降低成本、功耗，並節省電路板面積的全新高效能多核心數位訊號處理器 (DSP)，協助設計人員將多個DSP整合於單一電路板，充分滿足高效能的執行需求，例如同時執行多通道處理或同時執行多個軟體應用等。TMS320C6474 整合三顆業界領先的 1 GHz TMS320C64x+™ 核心於單一晶片上，因此可提供 3 GHz 的原始DSP 效能，並較分離式處理解決方案節省 1/3功耗，而DSP 成本也可降低 2/3。 TI亞洲區市場開發經理李松青表示：C6474主攻通訊基礎設備，如WiMAX基地台，因其需要處理1000多個頻道，特別適合導入該產品，也是目前用量最大的應用；C6474其他的應用尚包括高階醫療影像、軍事通訊以及工業視覺檢驗終端設備與相關市場的需求。依據研究機構Databeans Medical 2007年的報告顯示，醫療相關半導體市場規模為26億美元，醫療影像市場為4.5億美元。
李松青進一步表示：C6474將三顆 1 GHz 的 C64x+™ 核心整合於單晶片，即原C6455，可實現 3 GHz 的原始 DSP 效能，即處理能力為 24,000 MMACS (16 位元) 或 48,000 MMACS (8 位元)。C6474每100顆價格為美金261元，預計取代三顆前一代產品C6455，該產品售價為每100顆248美元，三倍的價格為744美元，若採用C6474成本可減少2/3。三核心的C6474，除可支援極高效能外，現有設計團隊還可透過 C6474 立即為多晶片系統解決方案有效降低功耗及面積，因為此款產品與TMS320C6452 及 TMS320C6455 等以 C64x+ 核心為基礎的單核心 DSP原始碼完全相容，並同時與以TMS320C64x™ 核心為基礎的 TMS320C641x 系列元件完全相容。
C6474 採用65 nm製程，因此可實現高系統集成度，使 C6474 可採用 23 mm x 23 mm的球閘陣列 (BGA) 封裝，且產品尺寸與 TI 目前採用90 nm的單核心 DSP 解決方案相同。
以C6474 為基礎的解決方案可為需滿足嚴峻功率預算的設計團隊提供有效協助。舉例而言，為滿足 25 瓦特 (W)的功率預算要求，設計人員不能採用超過 8 顆 1 GHz TMS320C6455 單核心 DSP，每顆 DSP 的功耗約為 3W，系統的整體原始效能為 8 GHz。另一方面，以 C6474為基礎 的系統僅包含四顆晶片，每顆晶片的功耗約為 6W，但因每顆處理器包含三顆 1 GHz 核心，因此整體系統效能可高達 12 GHz，而每單位功率的效能也可提高 50%。此外，採用 C6474 解決方案可協助客戶大幅節省成本，因為其價格與 C6455 相當，但原始 DSP 處理效能為 C6455 的三倍。
高效能處理器需配合高效能周邊，因此C6474 整合 Viterbi 與 Turbo 加速器，可極致發揮常用演算法的處理效率。此外，此款處理器並包含數個SERDES (serializer/deserializer) 介面，如 SGMII 乙太網 MAC (EMAC)、天線介面 (AIF) 以及 Serial RapidIO (SRIO)。每顆核心並針對週邊及處理器核心配有 32 kB 的 L1 程式與 L1 資料記憶體、可支援兩種配置的 3 MB 整體 L2 記憶體（每顆核心 1 MB，或 1.5 MB / 1 MB / 0.5 MB 的配置）以及TI 速度最快的667 MHz DDR2 記憶體介面。
