最大的獨立半導體價值鏈製造者(value chain producer，VCP) eSilicon公司，以及業界標準處理器架構與核心領導供應商美普思科技公司(MIPS Technologies, Inc) 共同宣佈，已採用GLOBALFOUNDRIES的先進低功率28奈米SLP製程技術，在GLOBALFOUNDRIES位於德勒斯登(Dresden)的Fab 1進行高效能、三路微處理器叢集的投片，預計明年初正式出貨。SoC設計已可立即開始。MIPS科技提供以其先進MIPS32® 1074Kf™同步處理系統(CPS)為基礎的RTL，eSilicon執行合成與時脈驅動佈局，共同最佳化此叢集設計，可達到最差狀況1GHz的效能水準，典型效能預計為約1.5GHz。
為在不犧牲低功率的條件下達到1GHz目標，eSilicon的客製化記憶體團隊為L1快取建立了自訂的快速快取實例(fast cache instances，FCI)，用來取代關鍵路徑中的標準記憶體。1074K CPS是以兩項高效能技術的結合為基礎─將同步多重處理、以及超純量、亂序(OoO) MIPS32 74K®處理器做為基本CPU。74K採用多指令執行(multi-issue)、15級OoO架構，現已量產並有多家客戶將其用在數位電視、機上盒、和各種家庭網路應用，以及已被廣泛地用在連網數位家庭產品中。
MIPS科技產品行銷與應用部門副總裁Gideon Intrater表示，「1074K CPS可做為現今SoC設計的理想高效能平台，並具有因應未來設計需求的擴充能力。我們與eSilicon就此專案展開密切合作，不僅展現出1074K CPS在新的低功率製程中的高效能性能，同時也能讓客戶在SoC設計中實際建置。我們非常高興eSilicon決定將此設計以標準產品，或是由其經驗豐富的工程團隊予以客製化的形式供貨。」
eSilicon策略行銷副總裁Paul Hollingworth表示，「我們的客製化IP工程團隊對此專案感到非常振奮。我們的自訂FCI發揮了關鍵作用，讓我們能夠達成時程緊湊的投片日期。結合MIPS 1074K設計的高品質，我們能夠在低功率製程中，快速達成嚴苛的效能目標。eSilicon期望能將此叢集嵌入於客戶的SoC設計中，協助他們真正實現高效能、低成本與低功耗的完美結合。」
即日起客戶可從eSilicon取得1GHz設計建置的授權─能以標準或客製化形式供貨。此叢集處理器已投片為測試晶片，能以硬巨集核心形式供應。它包括嵌入式可測試性設計(DFT)與可製造性設計(DFM)特性，因此能直接放入晶片中，無需修改就能使用。作為完整SoC開發的一部分，它能進一步客製化與最佳化，以滿足應用的特定需求。請瀏覽eSilicon網站，得知更多有關28奈米高效能、低功率三路微處理器叢集的訊息。
為在不犧牲低功率的條件下達到1GHz目標，eSilicon的客製化記憶體團隊為L1快取建立了自訂的快速快取實例(fast cache instances，FCI)，用來取代關鍵路徑中的標準記憶體。1074K CPS是以兩項高效能技術的結合為基礎─將同步多重處理、以及超純量、亂序(OoO) MIPS32 74K®處理器做為基本CPU。74K採用多指令執行(multi-issue)、15級OoO架構，現已量產並有多家客戶將其用在數位電視、機上盒、和各種家庭網路應用，以及已被廣泛地用在連網數位家庭產品中。
MIPS科技產品行銷與應用部門副總裁Gideon Intrater表示，「1074K CPS可做為現今SoC設計的理想高效能平台，並具有因應未來設計需求的擴充能力。我們與eSilicon就此專案展開密切合作，不僅展現出1074K CPS在新的低功率製程中的高效能性能，同時也能讓客戶在SoC設計中實際建置。我們非常高興eSilicon決定將此設計以標準產品，或是由其經驗豐富的工程團隊予以客製化的形式供貨。」
eSilicon策略行銷副總裁Paul Hollingworth表示，「我們的客製化IP工程團隊對此專案感到非常振奮。我們的自訂FCI發揮了關鍵作用，讓我們能夠達成時程緊湊的投片日期。結合MIPS 1074K設計的高品質，我們能夠在低功率製程中，快速達成嚴苛的效能目標。eSilicon期望能將此叢集嵌入於客戶的SoC設計中，協助他們真正實現高效能、低成本與低功耗的完美結合。」
即日起客戶可從eSilicon取得1GHz設計建置的授權─能以標準或客製化形式供貨。此叢集處理器已投片為測試晶片，能以硬巨集核心形式供應。它包括嵌入式可測試性設計(DFT)與可製造性設計(DFM)特性，因此能直接放入晶片中，無需修改就能使用。作為完整SoC開發的一部分，它能進一步客製化與最佳化，以滿足應用的特定需求。請瀏覽eSilicon網站，得知更多有關28奈米高效能、低功率三路微處理器叢集的訊息。
