數位電視(DTV)簡介
美國聯邦通訊委員會(FCC)規定在2009年之前，數位電視廣播將會取代自1950年代初期開始使用之類比電視格式。相對於ATV(類比)，DTV(數位)擁有較高的解析度與更新率，以及數位壓縮格式。歐洲電信標準協會(ETSI)和日本廣播產業與商業協會(ARIB)也都建議將電視訊號轉移到數位格式。事實上，過去二十多年來，電視已逐漸採用數位內容、播放與配送。隨著數位電視時代來臨，許多消費者開始未雨綢繆，將傳統類比式電視換成比較新的數位電視。新一代全數位電視勢必將會造成消費者更新的期待和需求。.
美國數位電視標準所定義的最高品質解析廣播格式為1080i@60Hz，相當於1920x1080(full HD)DTV解晰度與每秒60視框(fps)的更新率。然而為求更高的畫質，較新的DTV系統通常支援120fps的全高傳真(HD)內容。
圖 1: 典型DTV結構圖
典型的DTV系統是由一個輸入解碼器單元(input decoder unit)和影像處理與顯示單元所組成。一般而言，這個系統能夠透過高傳真多媒體界面(HDMI)，從數位機上盒(STB)接收多重輸入訊號; 從天線介面接收空中廣播與有線訊號，以及從視頻圖像陳列(Video Graphics Array, VGA)介面或數位視訊介面(DVI)接收電腦輸入訊號。解碼器單元的主要功能是選擇適當的輸入訊號，以及(選擇性)對輸入信息執行MPEG2/H.264解碼功能。數據之後會通過影像處理單元進行影像提升作業。這些作業包括反交錯處理、動態抖動移除、畫面更新率轉換(frame-rate conversion)、動態補償、影像銳化(image sharpening)和大小調整(scaling)，以及色彩處理(coloring processing)。
在過去，不同的解碼器和影響處理模組分別位於不同的晶片上。但是目前的趨勢是要把這些模組整合在單一晶片上，以減少元件數目、縮小PCB面積，並簡化系統執行。而且因為原始數據流量都隱藏在矽晶片上，單一晶片上的整合模組能夠提供更佳的視訊內容和影像提升演算法保護。
長期而言，市場對影像提升的需求日益增加。這個趨勢將會導致記憶體頻寬的需求在2009年之前增加300%。
類似的元件整合和記憶體頻寬趨勢也發生在機上盒的市場。主要的原因是，雖然演算法可以用不同的方式最佳化，但是DTV和STB系統都在同樣類型的輸入流量流上執行MPEG解碼和影像提升作業。
除了記憶體頻寬和容量的要求之外，記憶體子系統也必須要符合其他用來做為不同記憶體解決方案選擇標準的系統參數需求(EMI、矽晶粒尺寸、封裝尺寸、PCB尺寸和溫度限制等等)。
記憶體解決方案
設計高效能消費者DTV系統最常見的記憶體解決方案就是XDR和DDR2。一級記憶體供應商如爾必達(Elpida)、奇夢達(Qimonda)和三星(Samsung)都有提供這兩種消費者DRAM記憶體。
DDR代表2倍數據率(Double Data Rate)，DDR2則是該記憶體的第二代。每個資料線路(DQ)支援雙向的Series Stub Terminated Logic(SSTL) 1.8V訊號並且使用晶粒上終端(ODT)來減少訊號反射。資料會被傳輸到時脈的兩端。最常見的DDR2時脈速度分別為333MHz和400MHz，其分別可提供每條資料線路667Mb/s和800Mb/s的資料傳輸速度。兩種資料位元都使用雙向來源同步閃控(source-synchronous strobes)來維持與讀寫端數據的特定相位關係。READ資料則與 閃控邊緣對齊(edge-aligned);WRITE資料則中央對齊。為了達到穩定的資料傳輸效果，系統電路板設計師必須要確保不同的資料線路、時脈線(clock lines)、閃控線(strobe lines)和位址線( address lines)都能夠相符合。
XDR代表極限數據速率(eXtreme Data Rate)，是XDR家族的第一代產品。 每條資料線路支援雙向差動Rambus訊號層級(DRSL)400mV差動信號與ODT。XDR使用8倍速率傳輸(ODR)，因此每個系統時鐘週期可傳輸8個資料位元。最常見的時鐘速度為400、500和600MHz。其分別會導致每DQ達3.2Gb/s、4Gb/s和4.8Gb/s的資料傳輸速率。XDR記憶體-控制器介面(XIO)能夠維持所有資料線路與內部時鐘的相位關係。
XDR控制器的FlexPhase線路讓系統設計師不再需要為DQ做trace-length matching，並且也只需要較小的印刷電路板(PCB)面積。
XDR支援可程式數據寬度(programmable data width)，因此同樣的裝置可以使用在x16、x8、x4或x2的設定當中。可程式數據寬度，加上動態點對點(point to point) DQ拓樸使其能夠在擴充記憶體容量的同時維持數據頻寬。
和XDR相較之下，DDR2的執行通常需要更多的信號連接。換言之它需要較大的晶粒面積，更多的控制器BGA植球，更複雜的選擇途徑，和占用較大的PCB面積。
為了要達到3.2GB/s系統頻寬，DDR和DRAM的信號連結數目增加了2.5倍，和PCB區域的信號連結數目增加了3倍。連結增加的原因主要來自於DDR系統大量的位址和指令信號。這些額外的訊號聯結和其相關的電力和ground drive 需要較大的晶粒和封裝。在PCB方面，較大的PCB面積來自於訊號連結和彎曲的追蹤路由(trace routing)，以對應各種DDR2訊號長度。
因為DDR系統會比XDR放射出更多的電磁波，因此在設計DDR裝置時，工程師會特別需要注意電磁干擾(EMI)的問題。EMI主要的產生原因來自於DDR系統的單端訊號傳輸(single-ended signaling)、較大的電壓擺幅和更多的訊號所導致。TV系統傳統的EMI解決方案使用的是裝置層級的EMI-屏蔽，不過這通常會增加熱阻(thermal resistance)，並且降低裝置層級冷卻的效能。工程師可以想當然耳把EMI 屏蔽推上下一個層級。不過隨著DDR頻率增加，機箱空氣流量開口必須要縮小才能夠達到EMI效率。而較小的空氣流量開口會對系統熱能冷卻解決方案造成額外的挑戰，造成EMI屏蔽和熱能冷卻彼此抵銷的情形。
飛利浦(Philips)和Rambus所共同進行的一項研究顯示XDR的EMI程度－即使搭配成本最適化的消費性電子系統設計，都在FCC規定的範圍之內。此團隊正準備在一場技術會議當中發表完整的測試結果。
除了較低的EMI幅射之外，XDR的差動訊號(differential signaling)擁有較佳的EMI免疫性，對漏電接地彈跳(residual ground bounce)和其他外界影響的敏感度也較低。這些是差動信號固有的優點，因其有較高的common-mode rejection。因為許多DTV系統都採用會輻射能量的無線科技(例如 Wi-Fi和UWB)，因此設計師必須注意到這些能量來源可能會干擾記憶體子系統。XDR差動信號 能夠減少屏蔽設計的複雜度，並且減少能量傳輸來源的影響。
FlexPhase技術是XDR記憶體系統的功能之一，在此技術當中，每一個資料位元都有能力調整與sampling clock相關的傳送或接收資料時序。這些調整屬於記憶體啟動序列的一部分，並且會自動完成，之後韌體可讀取控制器的暫存器(registers)以決定可得之時序容差(timing margin)。在DTV生產過程當中，這些時序容差可以用來最佳化系統其他部分的成本。舉例而言，如果記憶體子系統當中有足夠的時序和電壓容差，產品工程就能夠重新分配額外的容差以減輕PCB阻抗容限與/或電源供應容限。
整體而言，就3.2GB/s記憶體系統的執行來說，XDR記憶體解決方案需要較少的晶粒面積和較少的DRAM裝置，才能有助於更佳的系統設計並降低EMI。
DTV記憶體子系統之設計
XDR和DDR2解決方案在2008-2009年的中階級DTV記憶體子系統的應用當中，有什麼樣的差別呢?本章節將使用特定的記憶體頻寬和存取粒度(access granularity)來比較兩者的同異之處。視特定DTV市場而定，DTV的架構是可以根據DTV或一般目的的流量做最佳化。每個個案會有不同的記憶體效能和存取粒度的假設，兩者也都做了評估。
(附註: 最高記憶體頻寬不應和有效記憶體頻寬混淆。最高記憶體頻寬是一個解決方案理論上能夠提供的最大頻寬，通常是由data bits的數目乘以per-bit頻寬所得到的數值。有效記憶體頻寬則須視讀/寫流量模式、控制器緩衝(controller buffering)、排程演算法、存取粒度(access granularity)、記憶體協定和排的數目等因素而定。有效記憶體頻寬也可以簡單由將最高記憶體頻寬乘以記憶體頻寬效率而得到。）
第一個範例假設該架構就主要處理DTV流量而做最佳化，因此該範例也假設其記憶體效能為90%，記憶體存取粒度為32位元。在2008年，典型的DTV系統預計將會需要約2.6GB/s的系統頻寬和30MB的記憶體容量。這可以透過使用單一x8 XDR DRAM以3.2Gb/s的速度運作，或3個DDR2 DRAM以800Mb/s的速度運作達成。對DDR解決方案而言，擁有非對稱記憶體介面通常會使記憶體控制器排程演算法變得更為複雜。在2009年，典型的DTV系統會增加其對記憶體頻寬的需求到約5GB/s，系統能夠透過使用單一x16 XDR DRAM以3.2Gb/s的速度運作或4個DDR2 DRAM以800Mb/s的速度運作達成。
請注意x16 XDR DRAM和x8 XDR DRAM是相同的裝置，是由於XDR裝置支援可程式數據寬度。為了降低存貨成本，同樣的XDR DRAM可分別用來支援2008和2009的DTV平台。
因為有些DTV會同時被當作視訊顯示裝置及電子郵件與其他軟體應用程式的一般運算裝置使用，以下的方案考慮的DTV架構是專門設計來處理一般目的的流量。因此此項假設需要16位元的記憶存取粒度(granularity)和65%記憶體流量效能。
DDR2-800與3.2GHz XDR之後的發展
為了滿足DTV系統頻寬長期的需求，記憶體系統必須要能夠增加位元的數目，或者增加每位元資料頻寬 - 或者兩者皆能做到。對DDR2-800記憶體裝置而言，目前的發展方向是將頻寬從現在的DDR2-800增加到DDR3-1066、DDR-3 1333和DDR-3 1600。儘管如此，單一DDR裝置增加頻寬的速度，也無法滿足要求更高的DTV系統之需求。
XDR的目標是把per-pin頻寬從3.2Gb/s增加到4.0Gb/s、4.8Gb/s和6.4Gb/s。因為同樣的裝置能夠分別支援x8和x16的可程式數據寬度，系統設計師可以選擇在2007到2008年間支援x8，而轉而在2009到2010年間支援x16。多餘的頻寬則可以用來補償記憶體系統設計效能不彰的部份。
結論
為了滿足高科技消費者需求，未來的DTV和STB系統將會包含對頻寬有更高需求的應用程式，例如高傳真3DTV及multiple full HD Picture-in-Picture (PiP)data streams，也需要更佳的影像補償運算法、1080p+以上的解析度和120Hz的 更新率。這些對頻寬需求殷切的應用程式不只用於高階DTV系統，很快地，它們也將會延伸到中階級和低階的系統。就XDR而言，單一x16 XDR裝置以4.8Gbps的速度運作已經足以提供9.6GB/s的最高記憶體頻寬。DDR2記憶體解決方案會需要四個DDR2 通路或兩個DDR3通路分別以1333MHz和1600MHz的速度運作。因為silicon pad count的限制、EMI與設計複雜度所造成的高系統成本以及較長的上市前置時間的緣故，DDR解決方案對消費電子系統而言並不實用。XDR為基礎的解決方案不僅能夠滿足不斷增加的記憶體頻寬需求，同時也能夠容許更佳的系統設計解決方案。
致謝
我們要特別感謝Rambus公司的David Nguyen、Hao Shi、Adrian Torres、Steve Woo、Wai-yeung Yip和Chuck Yuan，提供技術內容並審視報告。
美國聯邦通訊委員會(FCC)規定在2009年之前，數位電視廣播將會取代自1950年代初期開始使用之類比電視格式。相對於ATV(類比)，DTV(數位)擁有較高的解析度與更新率，以及數位壓縮格式。歐洲電信標準協會(ETSI)和日本廣播產業與商業協會(ARIB)也都建議將電視訊號轉移到數位格式。事實上，過去二十多年來，電視已逐漸採用數位內容、播放與配送。隨著數位電視時代來臨，許多消費者開始未雨綢繆，將傳統類比式電視換成比較新的數位電視。新一代全數位電視勢必將會造成消費者更新的期待和需求。.
美國數位電視標準所定義的最高品質解析廣播格式為1080i@60Hz，相當於1920x1080(full HD)DTV解晰度與每秒60視框(fps)的更新率。然而為求更高的畫質，較新的DTV系統通常支援120fps的全高傳真(HD)內容。
圖 1: 典型DTV結構圖
典型的DTV系統是由一個輸入解碼器單元(input decoder unit)和影像處理與顯示單元所組成。一般而言，這個系統能夠透過高傳真多媒體界面(HDMI)，從數位機上盒(STB)接收多重輸入訊號; 從天線介面接收空中廣播與有線訊號，以及從視頻圖像陳列(Video Graphics Array, VGA)介面或數位視訊介面(DVI)接收電腦輸入訊號。解碼器單元的主要功能是選擇適當的輸入訊號，以及(選擇性)對輸入信息執行MPEG2/H.264解碼功能。數據之後會通過影像處理單元進行影像提升作業。這些作業包括反交錯處理、動態抖動移除、畫面更新率轉換(frame-rate conversion)、動態補償、影像銳化(image sharpening)和大小調整(scaling)，以及色彩處理(coloring processing)。
在過去，不同的解碼器和影響處理模組分別位於不同的晶片上。但是目前的趨勢是要把這些模組整合在單一晶片上，以減少元件數目、縮小PCB面積，並簡化系統執行。而且因為原始數據流量都隱藏在矽晶片上，單一晶片上的整合模組能夠提供更佳的視訊內容和影像提升演算法保護。
長期而言，市場對影像提升的需求日益增加。這個趨勢將會導致記憶體頻寬的需求在2009年之前增加300%。
類似的元件整合和記憶體頻寬趨勢也發生在機上盒的市場。主要的原因是，雖然演算法可以用不同的方式最佳化，但是DTV和STB系統都在同樣類型的輸入流量流上執行MPEG解碼和影像提升作業。
除了記憶體頻寬和容量的要求之外，記憶體子系統也必須要符合其他用來做為不同記憶體解決方案選擇標準的系統參數需求(EMI、矽晶粒尺寸、封裝尺寸、PCB尺寸和溫度限制等等)。
記憶體解決方案
設計高效能消費者DTV系統最常見的記憶體解決方案就是XDR和DDR2。一級記憶體供應商如爾必達(Elpida)、奇夢達(Qimonda)和三星(Samsung)都有提供這兩種消費者DRAM記憶體。
DDR代表2倍數據率(Double Data Rate)，DDR2則是該記憶體的第二代。每個資料線路(DQ)支援雙向的Series Stub Terminated Logic(SSTL) 1.8V訊號並且使用晶粒上終端(ODT)來減少訊號反射。資料會被傳輸到時脈的兩端。最常見的DDR2時脈速度分別為333MHz和400MHz，其分別可提供每條資料線路667Mb/s和800Mb/s的資料傳輸速度。兩種資料位元都使用雙向來源同步閃控(source-synchronous strobes)來維持與讀寫端數據的特定相位關係。READ資料則與 閃控邊緣對齊(edge-aligned);WRITE資料則中央對齊。為了達到穩定的資料傳輸效果，系統電路板設計師必須要確保不同的資料線路、時脈線(clock lines)、閃控線(strobe lines)和位址線( address lines)都能夠相符合。
XDR代表極限數據速率(eXtreme Data Rate)，是XDR家族的第一代產品。 每條資料線路支援雙向差動Rambus訊號層級(DRSL)400mV差動信號與ODT。XDR使用8倍速率傳輸(ODR)，因此每個系統時鐘週期可傳輸8個資料位元。最常見的時鐘速度為400、500和600MHz。其分別會導致每DQ達3.2Gb/s、4Gb/s和4.8Gb/s的資料傳輸速率。XDR記憶體-控制器介面(XIO)能夠維持所有資料線路與內部時鐘的相位關係。
XDR控制器的FlexPhase線路讓系統設計師不再需要為DQ做trace-length matching，並且也只需要較小的印刷電路板(PCB)面積。
XDR支援可程式數據寬度(programmable data width)，因此同樣的裝置可以使用在x16、x8、x4或x2的設定當中。可程式數據寬度，加上動態點對點(point to point) DQ拓樸使其能夠在擴充記憶體容量的同時維持數據頻寬。
和XDR相較之下，DDR2的執行通常需要更多的信號連接。換言之它需要較大的晶粒面積，更多的控制器BGA植球，更複雜的選擇途徑，和占用較大的PCB面積。
為了要達到3.2GB/s系統頻寬，DDR和DRAM的信號連結數目增加了2.5倍，和PCB區域的信號連結數目增加了3倍。連結增加的原因主要來自於DDR系統大量的位址和指令信號。這些額外的訊號聯結和其相關的電力和ground drive 需要較大的晶粒和封裝。在PCB方面，較大的PCB面積來自於訊號連結和彎曲的追蹤路由(trace routing)，以對應各種DDR2訊號長度。
因為DDR系統會比XDR放射出更多的電磁波，因此在設計DDR裝置時，工程師會特別需要注意電磁干擾(EMI)的問題。EMI主要的產生原因來自於DDR系統的單端訊號傳輸(single-ended signaling)、較大的電壓擺幅和更多的訊號所導致。TV系統傳統的EMI解決方案使用的是裝置層級的EMI-屏蔽，不過這通常會增加熱阻(thermal resistance)，並且降低裝置層級冷卻的效能。工程師可以想當然耳把EMI 屏蔽推上下一個層級。不過隨著DDR頻率增加，機箱空氣流量開口必須要縮小才能夠達到EMI效率。而較小的空氣流量開口會對系統熱能冷卻解決方案造成額外的挑戰，造成EMI屏蔽和熱能冷卻彼此抵銷的情形。
飛利浦(Philips)和Rambus所共同進行的一項研究顯示XDR的EMI程度－即使搭配成本最適化的消費性電子系統設計，都在FCC規定的範圍之內。此團隊正準備在一場技術會議當中發表完整的測試結果。
除了較低的EMI幅射之外，XDR的差動訊號(differential signaling)擁有較佳的EMI免疫性，對漏電接地彈跳(residual ground bounce)和其他外界影響的敏感度也較低。這些是差動信號固有的優點，因其有較高的common-mode rejection。因為許多DTV系統都採用會輻射能量的無線科技(例如 Wi-Fi和UWB)，因此設計師必須注意到這些能量來源可能會干擾記憶體子系統。XDR差動信號 能夠減少屏蔽設計的複雜度，並且減少能量傳輸來源的影響。
FlexPhase技術是XDR記憶體系統的功能之一，在此技術當中，每一個資料位元都有能力調整與sampling clock相關的傳送或接收資料時序。這些調整屬於記憶體啟動序列的一部分，並且會自動完成，之後韌體可讀取控制器的暫存器(registers)以決定可得之時序容差(timing margin)。在DTV生產過程當中，這些時序容差可以用來最佳化系統其他部分的成本。舉例而言，如果記憶體子系統當中有足夠的時序和電壓容差，產品工程就能夠重新分配額外的容差以減輕PCB阻抗容限與/或電源供應容限。
整體而言，就3.2GB/s記憶體系統的執行來說，XDR記憶體解決方案需要較少的晶粒面積和較少的DRAM裝置，才能有助於更佳的系統設計並降低EMI。
DTV記憶體子系統之設計
XDR和DDR2解決方案在2008-2009年的中階級DTV記憶體子系統的應用當中，有什麼樣的差別呢?本章節將使用特定的記憶體頻寬和存取粒度(access granularity)來比較兩者的同異之處。視特定DTV市場而定，DTV的架構是可以根據DTV或一般目的的流量做最佳化。每個個案會有不同的記憶體效能和存取粒度的假設，兩者也都做了評估。
(附註: 最高記憶體頻寬不應和有效記憶體頻寬混淆。最高記憶體頻寬是一個解決方案理論上能夠提供的最大頻寬，通常是由data bits的數目乘以per-bit頻寬所得到的數值。有效記憶體頻寬則須視讀/寫流量模式、控制器緩衝(controller buffering)、排程演算法、存取粒度(access granularity)、記憶體協定和排的數目等因素而定。有效記憶體頻寬也可以簡單由將最高記憶體頻寬乘以記憶體頻寬效率而得到。）
第一個範例假設該架構就主要處理DTV流量而做最佳化，因此該範例也假設其記憶體效能為90%，記憶體存取粒度為32位元。在2008年，典型的DTV系統預計將會需要約2.6GB/s的系統頻寬和30MB的記憶體容量。這可以透過使用單一x8 XDR DRAM以3.2Gb/s的速度運作，或3個DDR2 DRAM以800Mb/s的速度運作達成。對DDR解決方案而言，擁有非對稱記憶體介面通常會使記憶體控制器排程演算法變得更為複雜。在2009年，典型的DTV系統會增加其對記憶體頻寬的需求到約5GB/s，系統能夠透過使用單一x16 XDR DRAM以3.2Gb/s的速度運作或4個DDR2 DRAM以800Mb/s的速度運作達成。
請注意x16 XDR DRAM和x8 XDR DRAM是相同的裝置，是由於XDR裝置支援可程式數據寬度。為了降低存貨成本，同樣的XDR DRAM可分別用來支援2008和2009的DTV平台。
因為有些DTV會同時被當作視訊顯示裝置及電子郵件與其他軟體應用程式的一般運算裝置使用，以下的方案考慮的DTV架構是專門設計來處理一般目的的流量。因此此項假設需要16位元的記憶存取粒度(granularity)和65%記憶體流量效能。
DDR2-800與3.2GHz XDR之後的發展
為了滿足DTV系統頻寬長期的需求，記憶體系統必須要能夠增加位元的數目，或者增加每位元資料頻寬 - 或者兩者皆能做到。對DDR2-800記憶體裝置而言，目前的發展方向是將頻寬從現在的DDR2-800增加到DDR3-1066、DDR-3 1333和DDR-3 1600。儘管如此，單一DDR裝置增加頻寬的速度，也無法滿足要求更高的DTV系統之需求。
XDR的目標是把per-pin頻寬從3.2Gb/s增加到4.0Gb/s、4.8Gb/s和6.4Gb/s。因為同樣的裝置能夠分別支援x8和x16的可程式數據寬度，系統設計師可以選擇在2007到2008年間支援x8，而轉而在2009到2010年間支援x16。多餘的頻寬則可以用來補償記憶體系統設計效能不彰的部份。
結論
為了滿足高科技消費者需求，未來的DTV和STB系統將會包含對頻寬有更高需求的應用程式，例如高傳真3DTV及multiple full HD Picture-in-Picture (PiP)data streams，也需要更佳的影像補償運算法、1080p+以上的解析度和120Hz的 更新率。這些對頻寬需求殷切的應用程式不只用於高階DTV系統，很快地，它們也將會延伸到中階級和低階的系統。就XDR而言，單一x16 XDR裝置以4.8Gbps的速度運作已經足以提供9.6GB/s的最高記憶體頻寬。DDR2記憶體解決方案會需要四個DDR2 通路或兩個DDR3通路分別以1333MHz和1600MHz的速度運作。因為silicon pad count的限制、EMI與設計複雜度所造成的高系統成本以及較長的上市前置時間的緣故，DDR解決方案對消費電子系統而言並不實用。XDR為基礎的解決方案不僅能夠滿足不斷增加的記憶體頻寬需求，同時也能夠容許更佳的系統設計解決方案。
致謝
我們要特別感謝Rambus公司的David Nguyen、Hao Shi、Adrian Torres、Steve Woo、Wai-yeung Yip和Chuck Yuan，提供技術內容並審視報告。
