意法半導體(ST)推出新一代微處理器鎖定高性能網路和嵌入式應用

本文作者:admin       點擊: 2010-08-04 00:00
前言:
全球系統單晶片(SoC)技術的領導廠商意法半導體發佈業界首款整合雙ARM Cortex-A9內核 和DDR3(第三代雙速率)記憶體介面的嵌入式處理器。新産品SPEAr1310採用意法半導體的低功耗 55nm HCMOS(高速CMOS)製程,爲多種嵌入式應用提供高運算和客制化功能,同時兼具系統單晶片的成本競爭優勢。

新款微處理器整合超低功耗技術和ARM Cortex-A9處理器內核的多重處理功能,以及創新晶片內網路(Network-on-Chip,NoC)技術。雙核ARM Cortex-A9處理器可全面支援對稱和不對稱運算,處理速度高達600MHz(在最惡劣的工業環境中),相當於 3000 DMIPS。晶片內網路是靈活的通訊架構,可支援多個不同的傳輸特性(traffic profile),以最具成本效益和效能的方式,最大幅度地提高數據傳輸量。

意法半導體電腦系統產品事業部總經理Loris Valenti表示:「SPEAr1310是近期發佈的SPEAr1300系列的首款産品,而其它産品也將陸續推出。憑藉其創新的架構和強大的功能,SPEAr1310以最先進的技術引領嵌入式市場,實現前所未有的成本競爭力、性能以及靈活性。」

內建DDR2/DDR3記憶體控制器和完整的週邊設備介面,包括USB、SATA、PCIe(整合PHY)以及高速乙太網路媒體存取控制(MAC)。意法半導體的SPEAr1310微處理器適用於高性能嵌入式控制應用市場,包括通訊、電腦週邊以及工業自動化。

L1快取記憶體與硬體加速器和 I/O模組的一致性能夠提高數據傳輸量及簡化軟體開發過程。加速器連結埠(Accelerator Coherence Port,ACP)結合晶片的NoC路由功能,可滿足硬體加速和I/O性能的最新應用需求。錯誤校正碼(Error Correction Code,ECC)保護功能可防止DRAM記憶體和L2快取記憶體上的軟硬錯誤, 可大幅延長平均故障間隔時間(Mean-Time-Between-Failures,MTBF),進而提高系統可靠性。

SPEAr1310的主要特性:
• 2x高速/快速乙太網路埠(用於外部GMII/RGMII/MII PHY)
• 3x快速乙太網路埠(用於外部 SMII/RMII PHY)
• 3xPCIe/SATA Gen2介面(內建PHY)
• 1x32位元PCI擴展匯流排(最高達66 MHz)
• 2x整合PHY的USB 2.0主機埠
• 1x整合PHY的USB 2.0 OTG埠
• 2xCAN 2.0 a/b介面
• 2xTDM/E1 HDLC控制器,每訊框(Frame)256/32個時槽(Time Slot)
• 2xHDLC控制器,用於外部RS485 PHY
• I2S、UART、SPI、I2C埠
• 擁有觸控式螢幕和重疊視窗(Overlay Windows)功能的HD顯示控制器
• 記憶卡介面
• 安全硬體加速器
• 安全開機和密鑰儲存功能
• 省電功能

SPEAr1310已開始提供給主要客戶進行性能評估和原型設計。關於意法半導體SPEAr系列嵌入式系統單晶片的詳細資訊,請參閱 www.st.com/spear

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11