圖1： Intel邏輯元件技術總監Kelin J. Kuhn發表Intel 往22奈米前進的技術，他們把電晶體都3D立體化了。
Intel技術與製程集團院士暨邏輯元件技術總監Kelin J. Kuhn，為2011 VLSI 半導體產業盛宴，帶來第一場令人期待的演講。大家都好奇，摩爾定律會不會撞牆，IC線寬走到22奈米以下，怎麼辦呢 ？
22奈米級以下CMOS 技術該如何突破？ 電晶體的結構可以改一改嗎？Intel 探索了把電晶體結構從平面走向立體的可能性。包括超薄型電晶體結構UTB MOSFET、立體型電晶體製程技(Tri-gate & FinFET)，及環繞閘極 (GAA Gate all around )。當Kelin J. Kuhn秀出各種3D立體的元件圖表，眾人目光無不受到吸引。
不過，為了追求小還要更小，於是出現了無法避免的「短通道效應」（Short Channel Effect, SCE），而為了改善「短通道效應」，產業界也紛紛提出各式各樣不同的元件結構因應。最直接的方法是採用Planar, thin body, SOI結構，包括UTB SOI, ET SOI, FD SOI 元件等。
Kuhn博士指出，UTB SOI 元件確實能夠改善「短通道效應」， 對於隨機參雜濃度變異(RDF)也有機會改善。要掌握UTB SOI ，必須克服的挑戰包括外在的電阻、散射、臨界電壓造成量子侷限 ( quantum confinement )改變、誘發應變(strain)及製程上的各種挑戰難題。
更複雜的是多閘場效應電晶體元件(Multiple Gate FET, MuGFET )，包括有FINFET, TRIGATE, PI-GATE, OMEGA-FET, GAA等。
要想維持微縮技術的里程碑不斷向下推進，需要在電子移動 (Mobility)、電阻(resistance)、電容(capacitance)及隨機變化 (random variation) 等關鍵性的挑戰提出創新的解決方案。
為了增加驅動電流效益，晶圓廠過去已經採用的方法之一是，仔細運算在晶圓平面及特殊方向上布置鍺化矽通道，如今，KUHN強調，應變 (Strain)對於先進製程技術向前推動十分關鍵。更異質的微通道材料(如三五族材料III-V及鍺Ge) 以及不同的結晶方向排列(如110, 111)，可以拿來跟先進的嵌入式鍺化矽(e-SiGe), 嵌入式碳化矽(e-SiC ) 等金屬閘與金屬接點技術互相評比。其二，傳統的電阻電容，在尺寸微縮技術趨驅動下，更成關鍵課題。
Kuhn博士表示，由於行動通訊產品的需求不斷增加，所以系統單晶片(SOC)製程的重要性也更提高。SOC 製程面臨的挑戰是，不但需要整合數位CMOS，射頻(RF)與類比(Analog)元件，而且這一切還要能夠在成本夠低的前提下完成。
過去，把RF電晶體整合到CMOS製程，技術上是很挑戰的。最主要的原因是，矽CMOS在截止頻率(cut-off frequency , fT)上的表現，遠遠不如在電子遷移率上表現突出的三五族(如砷化鎵GaAs) ，這等於把兩個不同特性的材質硬要整合在一起一樣的困難。
不過，這樣的困境，目前已經有所改善。Kuhn博士表示，近年來摩爾定律的微縮趨勢，已經使得矽CMOS得以展現跟三五族差不多，甚至更好的Ft表現，也就是異質整合已經沒有太大的問題，這個說法，又是讓眾人眼睛為之一亮。
圖2：台積電研發資深副總經理蔣尚義 ( Shang-Yi Chiang )
台積電研發資深副總經理蔣尚義 ( Shang-Yi Chiang ) 以未來IC製程的挑戰為題，緊接在Intel 的Kuhn博士後發表演說。
蔣尚義強調，摩爾定律走了超過五十年，現在的確是來到一個關鍵的十字路口。如今，製程的挑戰不僅來自光學微影技術，也包括新的材料，元件結構，以及更複雜的ic線路設計等技術問題。
身為IC專業製造者，台積電一方面要持續投資，掌握IC電晶體結構從平面走向立體的可行性，但另一方面，也必須考量經濟效益。
「毫無疑問地，我們的任務是艱鉅的」，蔣尚義說。他因此呼籲產業界多多合作，共利共榮。
Intel技術與製程集團院士暨邏輯元件技術總監Kelin J. Kuhn，為2011 VLSI 半導體產業盛宴，帶來第一場令人期待的演講。大家都好奇，摩爾定律會不會撞牆，IC線寬走到22奈米以下，怎麼辦呢 ？
22奈米級以下CMOS 技術該如何突破？ 電晶體的結構可以改一改嗎？Intel 探索了把電晶體結構從平面走向立體的可能性。包括超薄型電晶體結構UTB MOSFET、立體型電晶體製程技(Tri-gate & FinFET)，及環繞閘極 (GAA Gate all around )。當Kelin J. Kuhn秀出各種3D立體的元件圖表，眾人目光無不受到吸引。
不過，為了追求小還要更小，於是出現了無法避免的「短通道效應」（Short Channel Effect, SCE），而為了改善「短通道效應」，產業界也紛紛提出各式各樣不同的元件結構因應。最直接的方法是採用Planar, thin body, SOI結構，包括UTB SOI, ET SOI, FD SOI 元件等。
Kuhn博士指出，UTB SOI 元件確實能夠改善「短通道效應」， 對於隨機參雜濃度變異(RDF)也有機會改善。要掌握UTB SOI ，必須克服的挑戰包括外在的電阻、散射、臨界電壓造成量子侷限 ( quantum confinement )改變、誘發應變(strain)及製程上的各種挑戰難題。
更複雜的是多閘場效應電晶體元件(Multiple Gate FET, MuGFET )，包括有FINFET, TRIGATE, PI-GATE, OMEGA-FET, GAA等。
要想維持微縮技術的里程碑不斷向下推進，需要在電子移動 (Mobility)、電阻(resistance)、電容(capacitance)及隨機變化 (random variation) 等關鍵性的挑戰提出創新的解決方案。
為了增加驅動電流效益，晶圓廠過去已經採用的方法之一是，仔細運算在晶圓平面及特殊方向上布置鍺化矽通道，如今，KUHN強調，應變 (Strain)對於先進製程技術向前推動十分關鍵。更異質的微通道材料(如三五族材料III-V及鍺Ge) 以及不同的結晶方向排列(如110, 111)，可以拿來跟先進的嵌入式鍺化矽(e-SiGe), 嵌入式碳化矽(e-SiC ) 等金屬閘與金屬接點技術互相評比。其二，傳統的電阻電容，在尺寸微縮技術趨驅動下，更成關鍵課題。
Kuhn博士表示，由於行動通訊產品的需求不斷增加，所以系統單晶片(SOC)製程的重要性也更提高。SOC 製程面臨的挑戰是，不但需要整合數位CMOS，射頻(RF)與類比(Analog)元件，而且這一切還要能夠在成本夠低的前提下完成。
過去，把RF電晶體整合到CMOS製程，技術上是很挑戰的。最主要的原因是，矽CMOS在截止頻率(cut-off frequency , fT)上的表現，遠遠不如在電子遷移率上表現突出的三五族(如砷化鎵GaAs) ，這等於把兩個不同特性的材質硬要整合在一起一樣的困難。
不過，這樣的困境，目前已經有所改善。Kuhn博士表示，近年來摩爾定律的微縮趨勢，已經使得矽CMOS得以展現跟三五族差不多，甚至更好的Ft表現，也就是異質整合已經沒有太大的問題，這個說法，又是讓眾人眼睛為之一亮。
圖2：台積電研發資深副總經理蔣尚義 ( Shang-Yi Chiang )
台積電研發資深副總經理蔣尚義 ( Shang-Yi Chiang ) 以未來IC製程的挑戰為題，緊接在Intel 的Kuhn博士後發表演說。
蔣尚義強調，摩爾定律走了超過五十年，現在的確是來到一個關鍵的十字路口。如今，製程的挑戰不僅來自光學微影技術，也包括新的材料，元件結構，以及更複雜的ic線路設計等技術問題。
身為IC專業製造者，台積電一方面要持續投資，掌握IC電晶體結構從平面走向立體的可行性，但另一方面，也必須考量經濟效益。
「毫無疑問地，我們的任務是艱鉅的」，蔣尚義說。他因此呼籲產業界多多合作，共利共榮。
