設計人員在進行實體層特性分析、除錯，以及與電腦、通訊和記憶體高速匯流排相容性測試時，SDLA Visualizer軟體使他們能夠自信地模擬實際訊號的完整性效能，因而可大幅縮短設計週期，加速關鍵設計專案決策。
Tektronix高性能示波器總經理Brian Reich表示：「隨著串列資料和標準記憶體變得更快、更複雜，設計人員需要新的更強大和更靈活的工具，以準確分析待測訊號的特性。SDLA Visualizer軟體的客戶不僅獲得了先進的模型能力來驗證是否符合串列標準，而且也能在特性分析、相容性及除錯環境之間達到無縫接軌。」
從USB 3.0開始，最新串列技術需要能考量到所有網路元件、量測設備，以及特定矽晶IP模型的先進連結分析軟體。同樣，需要在系統執行更快連接的嵌入式設計人員，也面臨了在所需測試點探測訊號的挑戰，而且必須移除反射訊號和其他影響因子，才能看到真實的訊號。
為了滿足這些需求，SDLA Visualizer軟體提供完整的4埠模型，為發射器輸出阻抗、示波器和接收器輸入阻抗，以及通道和治具阻抗，儘可能提供最真實的訊號呈現，這可以透過連結中的每個元素的反射、插入損耗和交叉耦合等項目完成。此款軟體還可讓使用者驗證和除錯隨選個別連結項目上的S參數，節省了使用者的時間，並在連結中的任何測試點提供逐一比對 (element by element) 或可見性。
另一個關鍵的挑戰在驗證連結模型。SDLA Visualizer使繪製一套完整的圖變得更加容易，其中包括頻率響應、相位響應和所有16個S參數的圖，而新增的可用性，可為所有連結元件提供常用的使用者介面，讓使用者能靈活定義多個測試點，而不必為每個測試點建立不同的連結模型，若搭配DPOJET抖動和眼圖分析軟體使用，使用者便能同時在多個測試點驗證眼圖和抖動結果，使其有信心正確地配置模型。
IBIS AMI 模型整合
為了更容易運用在特定矽晶IP模型，SDLA Visualizer軟體開發超越參考接收器等化的技術，提供整合特定供應商接收器的等化和時脈還原演算法，協助配置和定義連結模型。這些通常是根據串列實體層 (PHY) 連結的IBIS演算法模型介面 (IBIS-AMI)模型標準。
專為系統級高速電路設計的EDA模擬軟體領先供應商SiSoft公司執行長Barry Katz表示：「系統設計人員在PCB出廠前使用IBIS-AMI模型來設計和驗證高速連結，準確建置模型是我們最重要的考量。客戶需要一個簡單的方法將模型運用到量測上，以在實驗室硬體上即時進行假設 (what-if) 分析。Tektronix以這款新的SDLA平台，奠定了訊號完整性的實驗室基礎功能，而這種整合標準將來會是一種常見做法。」
供貨情況
新的SDLA Visualizer軟體將於2013年第1季末提供全球客戶下載。如需詳細資訊，請與當地Tektronix業務代表連絡。
Tektronix簡介
六十多年來，工程師使用Tektronix的測試、量測與監控解決方案，以解決設計挑戰，提高生產力和大幅縮短產品上市時間。Tektronix是一家領先的測試儀器供應商，為專注於電子設計、製造及先進技術開發的工程師提供支援。Tektronix的總部設在美國俄勒岡州畢佛頓，為全球範圍內的客戶提供備受讚譽的服務和支援。如需獲得最先進的技術，請至網站www.tektronix.com.tw。
