2013年8月1Altera公司今天宣佈，Stratix® V FPGA的Interlaken矽智財（IP）核心實現了與Cavium OCTEON多核心處理器的交互操作。這一個成功的運作保證了晶片至晶片的前端互聯，更方便OEM做出元件選擇決定。
Cavium的解決方案和服務總監John Bromhead評論表示：「Altera靈活的Interlaken IP讓我們能夠迅速實現產品之間的交互操作。利用這一個解決方案，我們的客戶更有信心採用Altera FPGA和Cavium OCTEON處理器進行開發，這些元件將無縫地運作在一起。簡單方便的互通性也協助客戶滿足了嚴格的產品及時上市要求。」
- 20多個參數和設置，可非常靈活的調整系統性能，而且性能可擴展，支援交互操作。
- 資料速率和通路達到12.5G和x24通路
- 提供標準和可訂製的Interlaken IP核心
- 可交付完全整合IP，包括MAC、PCS和PMA層。
- 相容Interlaken 1.2版的通訊協定定義
Altera產品行銷總監Alex Grbic評論表示：「我們靈活的Interlaken IP核心讓市場上的各種SoC、ASSP和ASIC元件介面能夠立刻使用Altera FPGA。展示與Cavium OCTEON元件的交互操作表明，我們提供了高品質的Interlaken IP，而且實現了我們對解決方案的承諾。」
Altera Interlaken IP核心非常適合用於存取、骨幹乙太網路和資料中心應用的數個Terabit路由器和交換器，這些應用要求IP可配置，以最佳化實現各種流量指標，並能夠擴展到下一代平臺。Interlaken IP包括Altera技術領先的收發器（PMA）、PCS和MAC層。PCS層在Stratix V和Arria® V FPGA中得到了增強，進而協助客戶節省了30%到50%的FPGA邏輯資源。Interlaken IP不但節省了資源，還透過了大量的模擬驗證，能夠可靠的運作在內部和客戶平臺上。
供貨資訊
現在已可以提供Altera Interlaken IP核心。
Altera簡介
