當前位置: 主頁 > 新品報到 >
 

新思科技推出適用於感測器之超低功耗IP次 系統

本文作者:新思科技       點擊: 2013-09-18 16:06
前言:

2013年9月18日--全球晶片設計及電子系統軟體IP領導廠商新思科技(Synopsys)今日宣布推出DesignWare®感測器IP次 系統(DesignWare® Sensor IP Subsystem),此乃針對感測器控制應用所推出之完整軟硬體整合解決方案。新的IP次 系統讓來自數位及類比感測器的數據處理達到最佳化,如此可減輕主處理器的負擔,同時能以超低功耗更具效率地處理感測器數據。可完全配置之次系統包括DesignWare ARC® EM4 32位元處理器、數位介面、類比至數位之數據轉換器(ADC)、硬體加速器、綜合DSP功能軟體庫以及軟體I/O驅動程式。DesignWare感測器IP提供設計人員完整且預先驗證之解決方案,能滿足智慧感測器、感測器融合(sensor fusion)和感測器中樞(sensor hub)等各式應用的需求。

 
感測器日漸普遍,諸如物聯網(Internet of Things)、汽車和行動裝置等多項應用越來越仰賴能讀取和解讀周遭環境(舉凡壓力、度、移動和鄰近距離等)的能力。透過在單一次系統中預先整合感測器專用IP區塊(block)以及高效處理器和軟體,新思科技提供設計人員一種SoC就緒的感測器解決方案,可大幅降低其設計和整合時間,並降低設計風險和加速上市時程。
 
Semico Research公司首席技術分析師Tony Massimini表示:「感測器的總數量預計從2012年略低於100億個增加至2017300億個。隨著越來越多半導體供應商將感測器整合至SoC之中,使用感測器IP次 系統(如新思科技DesignWare感測器IP次 系統)將大大降低整合時間和成本。
 
整合之硬體
DesignWare感測器IP具備功耗與面積效能兼具的DesignWare ARC EM4 32位元處理器核心,其中包括可自訂的延展和指令,可支援特定應用的硬體加速器以及緊密整合的周邊設備。次系統包括多個可配置且應用於連結晶片外(off-chip)感測器的GPIOSPI I2C 數位介面,以及ARM®AMBA®AHB™ APB™協議系統介面,讓整合至整體SoC的過程更簡單。類比介面包括低功號高解析度ADC,可有效率地為處理器進行感測器數據的數位化。感測器次系統的HAPS® FPGA原型建造解決方案能實現立即的軟體開發,並為快速全系統整合與驗證提供可擴展的平台。新思科技也提供SoC整合服務,協助客將次 系統整合至晶片中,或是為滿足其特殊應用需求進行客製化。
 
專屬之軟體
DesignWare感測器IP次 系統提供豐富的DSP功能庫,包括數學、複雜數學、濾波(FIRIIR和相關性等)、矩陣/向量和提取/,可協助加速感測應用程式代碼的開發。此外,也提供周邊軟體驅動程式,便於I/OARC EM4處理器的整合; 同時還提供主驅動程式,作為DesignWare感測器IP次 系統與主處理器的界面。
 
這些感測器的軟體功能也可在硬體中進行實作,以提升生效能以及降低記憶體使用。讓易於使用的配置工具與針對感測器的架構模板相結合,設計人員便可依其特殊應用所需,快速進行諸如DSP功能及數位介面的選擇,如此一來不用耗費數周,而只要數個小時就能讓完整的感測器次系統完成配置。
 
新思科技IP系統行銷副總裁John Koeter表示:「不管是家用、車用或是行動設備的感測裝置正與日增中,這些裝置需要能提供高效能、小面積和低功耗的整合感測器SoC。新思科技預先驗證且SoC就緒的感測器次 系統提供設計人員更高的軟硬體IP整合,讓設計人員能快速達成設計目標並大幅降低風險。」
 
上市時程和資源
DesignWare感測器IP次 系統預計在201310月提供給先期用,並計劃在2013年第4季全面上市。欲獲取更多訊息,請參考www.synopsys.com/sensorsubsystem
 
關於新思科技的DesignWare IP
新思科技是一家為SoC設計提供高品質及晶驗證(silicon-proven) IP解決方案領導廠商。其豐富的DesignWareIP組合套組包含完整的介面IP解決方案,其中包括控制器(controller)、用於一般通訊協定的實體層(PHY)及驗證(verification)IP、類比IP、嵌入式記憶體、邏輯庫(logic library)、處理器核心以及次系統。新思科技提供多種IP品的驅動器(driver)、轉換層級模型(transaction-level model)和原型建造(prototype),用以支援IP的軟體開發及軟硬體整合。新思科技的HAPS® FPGA-Based原型建造解決方案允許系統環境中的IPSoC的驗證,相較於傳統方式,其Virtualizer™擬原型建造工具組,更能協助晶片設計者,大幅提前可用於IP或整體SoC的軟體開發時程。藉由強大的IP開發方法論以及在品質、IP原型建造、軟體開發和全面性技術支援的大量投入,新思科技協助設計人員加速品上市時程並降低整合風險。欲獲取更多DesignWare IP相關訊息,請參考下列網站:http://www.synopsys.com/designware
 
關於新思科技
Synopsys加速了全球電子市場中的創新。作為一家電子設計自動化(EDA)和半導體IP領域的領導者,其提供的軟體、IP和服務容,更能滿足工程師因應設計、驗證、系統開發和製造過程中所面臨的各種挑戰。自1986年以來,全世界的工程師使用Synopsys的技術已經設計和創造了數十億個晶片和系統。更多資訊,請參考:www.synopsys.com

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11