2013年 10 月 25日--美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)今日宣佈針對其Vivado® 設計套件推出全新UltraFast™ 設計方法。這套綜合性的設計方法可協助設計團隊運用Vivado® 設計套件加速設計週期並提高其可預期性。賽靈思透過Vivado設計套件、使用者指南、影片、講師授課式培訓課程、第三方設計工具與IP等，全力推動全新設計方法並協助使用者快速上手並能廣泛部署。
現今各種通訊、醫療、國防和消費性電子應用採用的高階演算法，讓元件和設計工具的複雜度、效能與功耗不斷突破極限，同時還要求不斷加快和更能預測結果的設計週期。事實上，如同複雜的ASIC與SoC設計，類似的高階設計專案的設計生產力和相關時程表也會有數週到數月的落差。為解決這些挑戰的根本問題，賽靈思開發的UltraFast 設計方法可滿足所有設計面向，如開發板規劃、投入設計、IP 整合、建置與執行、編寫程式和硬體除錯等。
專為Vivado設計套件打造的UltraFast 設計方法
為協助設計人員能輕鬆採用UltraFast 設計方法，Vivado Design Suite 2013.3版本提供與此設計方法相容的設計規則檢查(DRC)功能，可在整個設計週期中提供工程師所需的指引。Vivado Design Suite 2013.3版本內含硬體描述語言(HDL)及規範樣式，能帶來最佳品質的設計結果。欲瞭解更多UltraFast 設計方法的詳細資訊，請瀏覽完整全面的使用者手冊，以及由講師授課的培訓課程影片。
為了能夠有效加速設計週期並實現可預測的週期，賽靈思也與產業聯盟計畫成員合作，將UltraFast 設計方法的準則與成員公司生產的工具及IP進行整合。
Blue Pearl Software公司執行長Ellis Smith表示：「Blue Pearl Software套件與賽靈思Vivado設計套件的結合，能夠為客戶提供功能性的設計分析以驗證UltraFast設計方法的標準、屬性與設計規則。我們與賽靈思共同的客戶都已見證了這套設計方法帶來的自動化優勢，不僅有助縮短編寫精準RTL程式碼所需的時間， 而且還有助降低設計風險並提升設計結果的品質。」
供應時程
設計團隊馬上可使用UltraFast 設計方法著手設計。首次發布的UltraFast設計方法針對賽靈思的FPGA和All Programmable 3D IC元件打造。未來發布的版本將可延伸支援All Programmable SoC元件。欲瞭解更多UltraFast相關資訊，請瀏覽www.xilinx.com/UltraFast網站。
關於賽靈思
賽靈思公司(Xilinx, Inc.；NASDAQ：XLNX)是全球All Programmable FPGA、SoC與3D ICs的領導廠商。這些業界領先的元件與其新一代設計環境和IP相結合，將能滿足客戶對於可編程邏輯系統整合的多元需求。欲瞭解更多賽靈思公司資訊，請瀏覽www.xilinx.com網站。
