當前位置： 主頁 > 新品報到 >

瑞薩電子針對自動駕駛時代推出第三代R-Car汽車運算平台的首款SoC產品－R-Car H3

本文作者：瑞薩電子點擊： 2015-12-27 09:07

前言：

2015年12月25日--先進半導體解決方案之頂尖供應商瑞薩電子(TSE：6723)發表第三代R-Car，是適用於駕駛安全支援系統與車內資訊娛樂系統的汽車運算平台解決方案。第三代R-Car的第一款產品R-Car H3系統單晶片(SoC)提供CPU效能、影像辨識處理、ISO 26262 (ASIL-B)相容，以及包含外部記憶體的系統級封裝(SiP)，適用於廣泛的汽車應用。

R-Car H3實現超越前代R-Car H2的強大汽車運算效能。系統製造商可運用新款R-Car H3做為汽車運算平台，在自動駕駛時代扮演關鍵角色。

為了使這款新裝置適用於駕駛安全支援系統，R-Car H3提供認知運算能力、強化的運算效能，可即時正確處理來自汽車感測器的大量資訊，並可讓系統製造商執行需要複雜處理的應用程式，例如障礙物偵測、駕駛人狀態辨識、危險預測，以及危險迴避。為進一步提升駕駛安全支援系統的速度，R-Car H3亦符合ISO 26262 (ASIL-B)汽車功能安全。

另外，車內資訊娛樂系統連接智慧型手機與雲端服務等各種系統及服務的需求也持續增加。這一切都會大幅增加從系統外部傳入的資料量。因此，需要人機介面(HMI)運算以即時正確處理這些大量的資料。R-Car H3優異的效能可供優異的圖像設計實現先進的應用與豐富的HMI。

R-Car H3是適用於自動駕駛時代的汽車運算平台，具備大幅提升的認知運算與HMI運算能力，可提供先進的駕駛支援系統與車內資訊娛樂系統。

新款R-Car H3的主要功能：

(1)可做為支援各種應用的汽車運算平台
為協助系統製造商運用R-Car H3做為汽車運算平台，此新款裝置實現超越前代R-Car H2的強大汽車運算效能。為即時正確處理大量資訊，R-Car H3以ARM® Cortex®-A57/A53核心為基礎，它採用ARM最新的64位元CPU核心架構。它的處理效能可達40,000 DMIPS (Dhrystone每秒百萬指令集(註1))以提供強化的處理能力。R-Car H3還採用PowerVR™ GX6650做為3D繪圖引擎，在正確的時機為駕駛人提供可靠的資訊。依據Imagination Technologies公司的最新架構，它提供著色器運算(註2)處理效能約為R-Car H2的三倍。

除了CPU與GPU之外，晶片內建的IMP-X5平行可編程引擎亦提供先進的影像辨識技術。IMP-X5是瑞薩獨家的辨識引擎，並針對與CPU的相互運作進行最佳化。它提供的辨識效能為舊款內嵌於第二代R-Car系列產品的IMP-X4影像辨識引擎的四倍。

R-Car H3是全球第一款採用16奈米製程的汽車SoC。藉由實現此高效能並符合ISO26262 (ASIL-B)汽車功能安全標準，R-Car H3可做為汽車運算平台以支援各種應用，包括先進駕駛安全支援系統與車內資訊娛樂系統。

(2)以豐富的車內資訊娛樂系統成果提升系統層級效能
瑞薩身為全球車內資訊娛樂SoC市場領導廠商(註3)，擁有以過去成果為基礎的卓越系統效能。特別是藉由最佳化SoC內部匯流排架構，以及提升DDR記憶體頻寬，R-Car H3實現了四倍於R-Car H2的DDR記憶體頻寬，使系統製造商能夠執行多個應用程式。

為了因應在多個顯示器上播放更高解析度視訊的需求，R-Car H3整合瑞薩專屬的視訊編解碼引擎，可支援新的視訊壓縮格式並達到兩倍於R-Car H2的視訊播放效能。

R-Car H3亦整合先進的安全功能以提供更強大的開機保護程序，以及避免來自外部的網路攻擊。

R-Car H3提供大幅提升的功能與系統級效能，因此可長時間使用R-Car H3。

(3)提供包含外部記憶體的SiP模組以減輕設計工作負荷
SiP模組支援R-Car H3的高速外部DDR記憶體介面設計。由於SoC與DDR記憶體之間的連線速度提升，訊號線路的數量也有增加，因此PCB設計的負擔與複雜性亦隨之提高。這將成為系統製造商的重要問題。藉由開發以SoC連接DDR記憶體的模組，瑞薩減輕了上述負擔以及與此設計相關的PCB成本與複雜性。除了SoC與DDR記憶體之外，此模組亦包含初始啟動時所需的序列快閃記憶體。這表示可免除從啟動到DDR記憶體運作的設計工作，而採用R-Car H3的系統製造商將可減少其設計工作與風險。

新款R-Car H3維持與目前R-Car系列其他SoC的高軟體相容性，包括R-Car H2、R-Car M2及R-Car E2。R-Car H3將維持與第三代R-Car系列產品的高軟體擴充性。

ARM公司CPU群組總經理James McNiven表示：「R-Car H3 SoC具有全方位感測、效率與安全等特性，對於連網汽車技術而言非常重要。除了包含高效能ARM® Cortex®-R7即時處理器之外，此款SoC還採用了ARM big.LITTLE™組態的ARM Cortex-A57與Cortex-A53核心。如此可讓瑞薩提供先進的視覺與偵測功能，同時控制電力並達到安全關鍵電子元件所需要的穩定性。」

Imagination Technologies公司行銷執行副總裁Tony King-Smith表示：「Imagination樂見R-Car H3的推出，它包含了我們的高效能PowerVR GX6650繪圖引擎。GX6650提供頂尖的繪圖效能與功能，可提供未來的駕駛座艙體驗以及完整的GPGPU功能。」

BlackBerry子公司QNX Software Systems公司資深副總裁暨QNX軟體系統部門主管John Wall表示：「我們很高興能與瑞薩合作，為R-Car H3 SoC提供QNX®軟體支援。透過這些合作，我們可協助加速次世代資訊娛樂與ADAS系統的提供，結合瑞薩R-Car H3 SoC的效能與QNX OS技術已通過考驗的可靠性與擴充能力。」

Green Hills Software公司副總裁Tim Reed表示：「次世代汽車電子的設計必須以保全與安全為第一要務。藉由提供我們已通過考驗的INTEGRITY即時作業系統與Multivisor安全虛擬化解決方案，搭配R-Car安全可靠的技術，汽車代工業者與第一階廠商皆可充滿信心地實現此重要的設計目標。」

供貨時程
R-Car H3 現已開始供應樣品，預定2018年3月開始量產，並預估至2019年3月每月產能可達10萬顆。(供貨時程如有變更，將不另行通知。)

(註1) DMIPS (Dhrystone每秒百萬指令集)：以Dhrystone效能測試程式測得的運算效能指標。
(註2)著色器運算：一種包含座標與色彩運算的運算，對於圖形渲染非常重要。
(註3)資料來源：Strategy Analytics Inc.，2014年營收成果。

【附件】

R-Car H3 SoC之主要規格

Item	R-Car H3 Specifications
Product No	R-Car H3 (R8J77950 (SiP), R8A77950 (SoC))
Power supply voltage	3.3/1.8 V (IO), 1.1V(LPDDR4), 0.8V　(core), 2.5V (EthernetAVB)
CPU core	ARM® CortexTM-A57 Quad	ARM® CortexTM-A53 Quad	ARM® CortexTM-R7 Dual Lock-Step
Cache memory	L1 Instruction cache: 48 KB L1 Operand cache: 32 KB L2 cache: 2 MB	L1 Instruction cache: 32 KB L1 Operand cache: 32 KB L2 cache: 512 kB	L1 Instruction cache: 32 KB L1 Operand cache: 32 KB
External memory	・LPDDR4-SDRAM ・Maximum operating frequency: 1600 MHz ・Data bus width：32 bits x 4 ch (12.8 GB/s x 4)
Expansion bus	PCI Express 2.0 (1 lane) x 2 ch
Graphics	Imagination Technologies’ PowerVR™ Series 6XT GX6650
Video	Display Out x 3 ch
	Video Input x 8 ch
	Video codec module (H.265, H.264/AV, MPEG-4, VC-1 etc)
	IP conversion module
	TS Interface x 2 ch
	stream and security processor
	Video image processing (Up and down scaling, Dynamic this press release are trademarks or registered trademarks oresolution processing, Rotation, Visual near lossless image compression)
	Distortion compensation module x 4 ch (IMR-LSX4)
	High performance real-time image recognition processor (IMP-X5)
Audio	Audio DSP
	Sampling rate converter x 10 ch
	Serial sound interface x 10 ch
	MOST DTCP
Storage interfaces	USB 3.0 host interface(DRD) x 1 port (wPHY)
	USB 2.0 host/function/OTG interface x 2 port (wPHY)
	SD host interface x 4 ch (SDR104)
	Multimedia card interface x 2 ch
	Serial ATA interface x 1 ch
In car network And automotive peripherals	Media local bus (MLB) Interface x１ch (3-pin interface)
	Controller Area Network (CAN-FD support) Interface x 2ch
	Ethernet AVB 1.0-compatible MAC built in Interface: RGMII Ethernet AVB (802.1BA) ・ IEEE802.1BA ・ IEEE802.1AS ・ IEEE802.1Qav ・ IEEE1722
Security	Crypto engine (AES, DES, Hash, RSA) x 2ch
	SystemRAM
Other peripherals	SYS-DMAC x 48 ch, Realtime-DMAC x 16 ch, Audio-DMAC x 32 ch, Audio(peripheral)-DMAC x 29 ch
	32bit timer x 26 ch
	PWM timer x 7ch
	I2C bus interface h-DMA
	Serial communication interface (SCIF) x 11 ch
	Quad serial peripheral interface (QSPI) x 2 ch (for boot, HyperFlash support)
	Clock-synchronized serial interface(MSIOF) x 4 ch（SPI/IIS）
	Ethernet controller (IEEE802.3u, RGMII, without PHY)
	Digital radio interface(DRIF) x 4 ch
	Interrupt controller (INTC)
	Clock generator (CPG) with built-in PLL
	On-chip debugger interface
Low power mode	Dynamic Power Shutdown
	AVS (Adaptive Voltage Scaling), DVFS (Dynamic Voltage and Frequency Scaling), DDR-SDRAM power supply backup mode
Package	1255-pin SiP module (42.5 mm x 42.5 mm, 0.8 mm pitch) 138- pin Flip chip BGA (21 mm x 21 mm, 0.5 mm pitch)
Development environment	ICE for ARM CPU available from different vendors
Evaluation board	A user system development reference platform with the following features is also available to enable the users to carry out efficient system development. (1) Incorporates car information system-oriented peripheral circuits, providing users with an actual device verification environment. (2) Can be used as a software development tool for application software, etc. (3) Allows easy implementation of custom user functions.
Software Platform	Support OS: Linux, Android, QNX® Neutrino® RTOS, Integrity® etc
	OpenGL ES3.1 3D graphics library, Wide variety of H.265, H.264, MPEG-4 and VC-1 for video compliant with OpenMAX IL I/F in addition to BSPs compliant with OSs standard API are available to realize complete system concept.

Remarks: ARM® and Cortex® are registered trademarks of ARM Limited. PowerVR™ is a trademark of Imagination Technologies Limited. Android is a registered trademark from Google Inc. . QNX, neutrino and Blackberry are trademarks from BlackBerry Limited, and are used with permission from QNX Software System Limited. Green Hills Software and INTEGRITY are trademarks or registered trademarks of Green Hills Software, Inc. in the U.S. and/or internationally. All names of other products or services mentioned in this press release are trademarks or registered trademarks of their respective owners.

關於瑞薩電子

瑞薩電子株式會社(TSE:6723)為全球第一的微控制器供應商，同時也是SoC系統晶片與各式類比及電源裝置等先進半導體解決方案的領導品牌之一。經由NEC電子(TSE:6723)與瑞薩科技的業務整合，瑞薩電子自2010年4月1日起正式營運，業務範圍則涵蓋了各種應用裝置的研發、設計與生產。總部位於日本的瑞薩電子，子公司遍及全球20個國家，如欲了解更多資訊，請造訪www.tw.renesas.com。

本月熱點 HOME

欄目熱點 HOME