2015年9月16日--Mentor Graphics公司（納斯達克代碼：MENT）今天宣佈支援低功率逐步求精方法，通過採用 Questa Power Aware Simulation 和 Visualizer Debug Environment 的新功能以顯著提升採用 ARM® 技術的低功率設計的驗證複用率和生產率。
UPF 規定“低功耗設計意圖”應與設計區分開，且應用於晶片設計的驗證和實施階段。隨著複雜的電源管理要求不斷增多，強調實施的傳統低功耗方法已開始受到動搖。逐步求精方法在設計週期的早期便以更抽象的方式定義低功耗設計意圖，並在設計進入實施階段時對其細部進行更具體的完善和加強。這樣可提升整體驗證流程和驗證結果在每一步驟的複用率。逐步求精方法注重將 UPF 分為用於IP/塊的約束 UPF、用於驗證的配置 UPF 以及實施 UPF。這樣可從多個來源開發軟 IP 和子系統（及其低功率設計意圖），然後快速地一起進行驗證以保持功耗驗證的一致性。
逐步求精方法由 ARM 高級首席研究工程師兼 IEEE1801 主席 John Biggs 引入 UPF 規範。Mentor 和 ARM 自逐步求精方法面世以來就一直針對其開展密切合作。雙方的合作已促成 ARM 交付 ARM IP 的約束 UPF 和樣例配置 UPF，並將其應用於使用 Questa Power Aware Simulation 進行驗證並通過實施（合成、佈局和佈線）來完成的流程中。
“ARM 所處市場發展快速，如要交付更高能源效率的處理器 IP，那麼對新流程優化工具的需求也會日益增強，” John Biggs 說道，“利用逐步求精方法，ARM可以提供專為低功率應用打造的 IP 以及無關技術的低功耗設計意圖的 UPF 規範。這樣，我們的合作夥伴就可以大大減少其低功率驗證的成本和時間。”
“Mentor 自 UPF 問世以來一直致力於推動低功率標準。與 ARM 就逐步求精方法的合作使得我們採取了很有必要的“左移”戰略以解決低功率驗證越來越高的複雜度。”Mentor Graphics 設計驗證技術部副總裁兼總經理 John Lenyo 說道。“Questa Power Aware Simulation 可提供 UPF2.1 原生支援、自動低功率檢查和覆蓋。結合對電源管理結構的獨特開發以及 Visualizer Debug Environment 的各項功能，它可以利用逐步求精方法加快低功率驗證流程並實現流程的自動化。”
關於 Questa 功能驗證平臺
Questa 功能驗證平臺是 Mentor® 企業驗證平臺 (EVP) 的核心。EVP 通過將最尖端的驗證技術融合在一個緊密結合的驗證平臺中，提高了 ASIC 和 SoC 功能驗證的效率。
Questa 功能驗證平臺是 Mentor® 企業驗證平臺 (EVP) 的核心。EVP 通過將最尖端的驗證技術融合在一個緊密結合的驗證平臺中，提高了 ASIC 和 SoC 功能驗證的效率。
關於Mentor Graphics
Mentor Graphics公司是電子硬體和軟體設計解決方案(EDA)的全球領導者，為世界上最成功的通信、半導體，電腦，消費電子，汽車電子和國防軍工公司提供優質產品、諮詢服務和支援, 可加快客戶電子及機械產品的研發速度，提高產品品質，增加成本效益。工程師可借助公司不斷推出的新產品及解決方案，以應對日趨複雜的電路板及晶片設計領域所面臨的挑戰。Mentor Graphics公司擁有行業內最為豐富的頂級產品線，提供完整的SoC/IC/FPGA/PCB/SI設計工具和服務，並且是唯一一家擁有嵌入式軟體解決方案的EDA公司。公司成立於1981年，目前有超過70家分公司分佈世界各地。
Mentor Graphics公司是電子硬體和軟體設計解決方案(EDA)的全球領導者，為世界上最成功的通信、半導體，電腦，消費電子，汽車電子和國防軍工公司提供優質產品、諮詢服務和支援, 可加快客戶電子及機械產品的研發速度，提高產品品質，增加成本效益。工程師可借助公司不斷推出的新產品及解決方案，以應對日趨複雜的電路板及晶片設計領域所面臨的挑戰。Mentor Graphics公司擁有行業內最為豐富的頂級產品線，提供完整的SoC/IC/FPGA/PCB/SI設計工具和服務，並且是唯一一家擁有嵌入式軟體解決方案的EDA公司。公司成立於1981年，目前有超過70家分公司分佈世界各地。
