2016年3月22日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈其為台積電16nm FinFET Plus(16FF+)製程所開發的DDR4及LPDDR4 IP產品完成TSMC9000評估。Cadence? Denali? DDR控制器IP以及 Denali DDR4和LPDDR4 PHY IP運行速度高達3200 Mbps，目前生產供應多家顧客。記憶體介面效能是突破記憶體重要存取系統瓶頸並進而提升製程或效能的關鍵因素。Cadence Denali DDR 介面解決方案的超高效能充分滿足行動、雲端運算及網路等各種應用對於資料頻寬的高度要求。
DDR4/3/3L控制器及PHY IP可用於雙線記憶體模組(DIMM)及分離式DDR記憶體元件。此一解決方案於各項應用均廣受歡迎，包括伺服器、RAID儲存、網路處理器及其他多種網路ASIC。另一方面，LPDDR4/3 控制器和PHY IP亦可製為PoP封裝(Package-on-package)或分離式LPDDR記憶體元件。此一IP解決方案廣泛適用於多種顧客應用，例如智慧型手機、平板電腦及汽車資訊娛樂系 統。在完整IP解決方案架構、設計指導方針與Cadence技術的共同加持下，顧客能夠利用運行速度高達3200 Mbps的DDR介面將其系統推向量產。有關DDR IP解決方案詳細資訊請見http://www.cadence.com/news/DDRIP。
Cadence 設計IP副總裁Hugh Durdan提到：「我們運用專業知識配合台積電的技術，為顧客提供適用於晶圓製造的先進DDR IP解決方案。透過與台積電在該公司16FF+製程技術上的合作，Cadence讓顧客能夠將最新DDR技術運用於SoC產品，也讓他們對於 Cadence的IP解決方案更具信心。」
台積電設計基礎架構行銷事業部資深協理Suk Lee表示：「Cadence是台積電的設計生態系統中的領導IP供應商。經由密切合作，Cadence成功為我們的16FF+先進製程節點開發出符合TSMC9000晶圓特性描述標準的IP。」
關於 Cadence
Cadence 持續推動全球電子設計創新，在現今的積體電路和電子產品領域中扮演重要角色。客戶利用 Cadence 的軟體、硬體、IP 和服務設計及驗證先進半導體、消費性電子產品、網路與通訊設備，以及電腦系統。公司總部位於加州聖荷西，在世界各地皆設有營業處、設計中心和研究機構服務 全球的電子產業客戶。如需 Cadence 及其產品和服務的詳細資訊，請上網站 www.cadence.com。
Cadence 持續推動全球電子設計創新，在現今的積體電路和電子產品領域中扮演重要角色。客戶利用 Cadence 的軟體、硬體、IP 和服務設計及驗證先進半導體、消費性電子產品、網路與通訊設備，以及電腦系統。公司總部位於加州聖荷西，在世界各地皆設有營業處、設計中心和研究機構服務 全球的電子產業客戶。如需 Cadence 及其產品和服務的詳細資訊，請上網站 www.cadence.com。
