2016年4月15日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈CadenceR VirtuosoR佈局依賴效應(Layout-Dependent Effects, LDE)Analyzer分析方案通過聯華電子認證，支援其 28奈米HPCU(High Performance Compact，高效能精簡型)製程技術。隨著全新UMC 28HPCU LDE套件的推出，聯華電子顧客能夠利用Cadence解決方案來減輕客製/類比設計中的LDE，最多可將佈局後重複作業減少至一半，並將設計收斂速度加快最多四成。
聯華電子負責矽智財研發暨設計支援處的資深副總經理簡山傑表示：「很高興在我們的28HPCU設計支援組合中加入Cadence Virtuoso LDE Analyzer。電晶體元件的特性會因使用環境、設置和密度而不同，Cadence LDE套件讓我們從事28HPCU設計的顧客得以將規劃與預期結果之間的差距無縫橋接。如此可為顧客省下設計流程中的幾個步驟，幫助他們更快從設計進入製造階段。」
聯華電子與Cadence的合作確保Virtuoso LDE Analyzer具備以下所有能力，且完全適用於28HPCU參考流程：
‧ LDE感知模擬：幫助設計人員僅憑部份佈局的LDE建立模擬網表，藉此及早偵測LDE影響，無需先使佈局通過電路佈局驗證(LVS)或甚至完全設置
‧ LDE電性限制：在無需完成佈局或執行模擬時，及早偵測因LDE造成的匹配不當
‧ 佈局LDE分析：標出設計假設與實際佈局之間因LDE產生的顯著電晶體電氣特性差異
‧ 影響力貢獻分佈：通報每一LDE對LDE分析中所發現每一違反項目的影響，幫助設計人員掌握變異的根本原因
‧ LDE 修正方針：產生並顯示可執行的佈局修改，降低LDE對電晶體電氣特性的影響
更多Cadence Virtuoso LDE Analyzer分析方案詳情請見: http://www.cadence.com/products/mfg/litho_electric_analyzer/pages/default.aspx.
使用UMC 28HPCU LDE套件，顧客能夠及時採取行動，修正可能的設計問題。例如，設計人員可從部份佈局模擬LDE，將LDE對裝置效能的影響納入考量。並且也不需執行模擬就可檢查裝置電氣性質的一致性。此外還能夠在佈局期間設定 LDE電性匹配約束並執行單擊匹配檢查。最後，設計人員可及早執行根本原因分析，於差異造成模擬失敗前，搶先一步找出並解決差異。
Cadence 資深副總裁暨數位及簽核與系統驗證事業群總經理Anirudh Devgan博士說：「我們與聯華電子攜手合作，幫助顧客降低客製/類比設計中的佈局依賴效應，而且已經得到雙方共同顧客的肯定。使用Cadence Virtuoso LDE Analyzer的聯華電子顧客於模擬時不再需要等候一個完整的電路佈局驗證完成(LVS-clean)的布局來涵蓋LDE，因此能夠大幅提高效率。」
關於 Cadence
Cadence 持續推動全球電子設計創新，在現今的積體電路和電子產品領域中扮演重要角色。客戶利用 Cadence 的軟體、硬體、IP 和服務設計及驗證先進半導體、消費性電子產品、網路與通訊設備，以及電腦系統。公司總部位於加州聖荷西，在世界各地皆設有營業處、設計中心和研究機構服務全球的電子產業客戶。如需 Cadence 及其產品和服務的詳細資訊，請上網站 www.cadence.com。
