Cadence榮獲台積電2021四項開放創新平台 (OIP) 年度合作夥伴大獎
前言：
推動3DFabric設計、雲端解決方案、4nm 設計架構的共同開發以及DSP矽智財創新
2021年12月1日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布，其核心 EDA、IP 和系統解決方案榮獲台積電頒發的四項開放創新平台® (OIP) 年度合作夥伴獎。Cadence以共同完成４奈米設計架構、3DFabric™設計解決方案、以雲端為基礎的生產力解決方案和 DSP IP 獲得四大獎。
Cadence基於與台積電的合作，獲得以下認可:
4奈米設計架構：Cadence與台積電緊密合作優化基於4奈米製程完整的數位設計流程，來協助客戶達到功耗、效能與面積(PPA)目標並加速上市時程。此外，Cadence 提供了全面的客製、類比、EM-IR 和混合訊號設計解決方案，解決了在台積電N4製程上設計客製和類比 IP 的挑戰和複雜性。
3DFabric 設計解決方案：Cadence 與台積電合作，確保Cadence全新的 Cadence® Integrity™ 3D-IC 平台，此業界首個用於 3D-IC 規劃、設計實現和系統分析的統一平台，可支援TSMC 3DFabric™ 技術，包括3D 矽堆疊和先進的封裝技術。Cadence Tempus ™時序簽核解決方案也得到了增強，以支持新的堆疊靜態時序分析 (STA) 簽核方法，從而縮短設計周轉時間。
以雲端為基礎的生產力解決方案：Cadence 提供了具有雲端就緒的分佈式靜態時序分析 (DSTA) 架構的 Tempus 時序簽核解決方案，採用千兆級技術，讓設計人員能夠快速優化最佳雲端配置，以平衡時間和成本。
DSP IP：Cadence 與台積電的 Soft IP9000 團隊合作，在台積電完整流程中認證Cadence Tensilica® DSP IP。
台積電設計基礎架構管理事業部副總裁Suk Lee表示：「多年來，我們與 Cadence 密切的合作，以確保我們的共同客戶能夠獲得創新所需的最新技術並實現最佳設計結果。台積電 OIP 年度合作夥伴獎，表彰我們的生態系統合作夥伴致力於幫助客戶取得成功，我們期待看到我們的客戶利用我們的先進技術在各自市場的競爭中保持領先地位。」
Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示：「藉由Cadence與台積電持續的合作，我們使共同客戶能夠利用我們的最新技術自信地交付設計並實現設計目標。獲得台積電四項大獎殊榮彰顯了 Cadence 藉由其智慧系統設計策略致力於實現卓越的 SoC 設計，我們致力於繼續創新，以確保我們的客戶擁有創建新興行動通訊、車用和超大規模運算應用等所需的工具。」
關於Cadence
Cadence在運算軟體領域擁有超過30年的經驗，已為當今電子設計的領導者。公司以智慧系統設計 (Intelligent System Design) 為核心策略，提供軟體、硬體及半導體IP，協助電子設計從概念走向應用實現。Cadence服務全球客戶，從晶片、印刷電路板至整體系統打造尖端與創新的電子產品，以應用於行動、消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。Cadence 已連續七年榮獲財星雜誌(FORTUNE)評列「百大最佳職場」之肯定。詳細Cadence 資訊，請見cadence.com。
