圖左至右為: 蔡司半導體製造技術(SMT)業務發展總監Thomas Gregorich以及蔡司半導體製造技術資深行銷總監Raleigh Estrada
封裝工程、封裝技術正在改變。過去50年來，晶圓廠已將最小的電路板尺寸從微米縮小至奈米，IC封裝產業不再高度依賴物理橫切面來檢視，這些轉變部分都是透過新型精密檢驗以及量測系統來達成。
由於行動與高效裝置對於微縮以及傳輸效能的需求不斷提高，帶動高密度多晶片架構的創新，封裝技術邁入3D化，製程的量測技術在此非常重要，這些技術的製程寬容度（process margin）通常較低或較難被控制。然而，現今先進封裝中因目標物太小，已無法用2D X-ray與microCT這類非破壞性的方法來觀測。此外，物理橫切面除了無法提供3D立體資料之外，還屬於破壞性量測，較為耗時，通常也只能處理少量樣本，對改進製程控制的成效有限。
蔡司（ZEISS）推出次微米解析度3D非破壞性的成像解決方案「蔡司Xradia 620 Versa epScan」，能透過檢驗與量測功能加速先進IC封裝的上市時程。
蔡司半導體製造技術資深行銷總監Raleigh Estrada表示，運用3D X-ray顯微鏡（XRM），及透過蔡司的遠距高解析（RaaD™）技術與精密的分析軟體，Xradia 620 Versa RepScan能為深埋在最先進封裝內的晶片提供完整的體積與線性量測，此方法遠超過使用物理橫切面、2D X-ray及microCT等既有量測方式所能及。Xradia 620 Versa RepScan能提供更精準的資料結果，是縮短先進封裝的開發與良率學習週期最有利的機台。
Xradia 620 Versa RepScan支援複雜的小間距3D架構之設計驗證、產品開發、製程最佳化與品保／品管（QA/QC），包含2.5D中介層（Interposer）、具備矽穿孔（TSV）與微凸塊（microbump）的高頻寬記憶體堆疊、層疊封裝（package-on-package）互連及單一堆疊中內含多晶片的超薄記憶體。
此外，半自動化的工作流程提供可重複的量測，確保不會因橫切面誤差導致成像遺失，並將手動操作導致的量測變異性降至最低。
3D封裝的新時代需要新的方法，在可靠的傳輸量下量測深埋在內的互連結構和其他關鍵製程，以加速新產品的上市時程。蔡司半導體製造技術業務發展總監Thomas Gregorich補充道，近十年來，蔡司Xradia Versa 3D XRM系統已成為半導體封裝非破壞性失效分析的標準；如今Xradia 620 Versa RepScan為Versa平台增添新功能，為深埋在先進封裝內的關鍵晶片提供線性及體積量測功能，造就更好的製程、更快的學習週期及更高的良率。
