電子設計自動化 (EDA) 是貫穿整個晶片生產流程、引領電子與半導體產業前進的火車頭。從運算軟體 (Computation Software) 起家、迄今邁入第三十五個年頭的益華電腦 (Cadence)，因應時代變化，如今觸角已擴及晶片設計與驗證、多物理系統分析、人工智慧／機器學習 (AI/ML)、3D-IC 等全流程的設計解決方案。
Cadence 資深副總裁暨數位與簽核事業群總經理滕晉慶 (Chin-Chi Teng) 觀察，半導體在歷經幾年健康成長後，今年因為庫存調整等因素，是相對艱困的一年。然而，在不確定的環境中，仍看到一些令人振奮的成長曙光；新一代產品研發通常須耗費數年時間，全球半導體公司的設計活動依然活躍，並援引市調數據預估：2030 年全球半導體市值將問鼎 1 兆美元大關，約當是現有規模的兩倍、也意謂還存在翻倍成長的潛力！值得留意的是，在此之前，2027 年來自於全世界系統公司的市場總額將來到 3 兆美元，無疑是一塊活力充沛的分眾市場。
照片人物：Cadence 資深副總裁暨數位與簽核事業群總經理滕晉慶 (Chin-Chi Teng)
應用百花齊放，激勵系統公司投身客製化晶片行列
事實上，這樣的趨勢早已先行反應在 Cadence 的營收表現上：目前有 45% 是由系統公司所造就。滕晉慶透露，不同於過往通常只有一股「階段性」的主要推力在驅動市場，當下是呈現多頭馬車態勢，5G 通訊、超大規模運算 (hyperscale computing)、無人車、AI/ML、工業物聯網 (IIoT) 等諸多應用百花齊放，AI 更是當紅炸子雞，伺服器、晶片設計及相關基礎設施皆亟需台灣半導體供應鏈的襄助，也是業界十年一遇的成長動能；而 Cadence 在先進節點、核心基礎演算法及 AI 賦能等三大面向擁有優勢。
滕晉慶說明，世界正以飛快的步調行進著，數以億計的智慧手機、社交軟體、網站、邊緣裝置，每分每秒都在收集數據；在資料的數量與種類都有巨大成長的背景下，將高度仰賴運算、通訊技術等創新，成為敦促半導體產業前進的最大動力，也激勵越來越多的系統公司投身客製化晶片行列，以求垂直整合、更有效率地分析新型態的數據，谷歌 (Google) 的 TPU (張量處理器) 及用於視訊加速的專用晶片 (ASIC) 即是經典，Cadence 的多年合作夥伴特斯拉 (Tesla)，更是車用、AI/ML 晶片多方並進，此類客製化晶片是一全新的機會之窗。
內外兼修，JedAI 打造「晶片到系統」生成式 AI 解方
另一個亮點是「超越摩爾」(More than Moore) 的 3D-IC 晶片設計，已有許多廠商選擇擁抱 3nm 製程。滕晉慶認為，晶片設計、系統創新、無處不在的智能 (用於收集數據) 三者，是由內而外的三個同心圓關係，彼此不斷正向循環推動需求，自動駕駛就是一例，而數學與電腦科學是其根本基礎；Cadence 挾此運算軟體的核心競爭力發展成多項矽智財 (IP) 及 Core EDA，同樣邏輯也能應用在系統和數據層面；神經網路 (NN) 說穿了其實就是矩陣乘法的應用，經驗豐富的 Cadence 正嘗試將其用於生物模擬，並宣示將以 EDA 業務為核心、向外擴展到周邊領域。
圖1：Cadence 營運策略概觀
滕晉慶指出，現階段在最新面積 1 吋Ｘ1 吋的晶片上已見集成千億個的電晶體，預估未來數年內，同樣面積更可容納1 兆個電晶體！硬體效能上看十倍，亦可望實現更複雜的軟體功能，晶片及系統設計的複雜度陡升不難預料，重點是：研發人力不太可能隨之十倍成長……，於是，自動化設計工具的重要性亦可想而知，舉凡手動繪製電路、以電晶體為單位的 RTL (暫存器傳輸層級) 語法、以元件為基本單位的 Cell-based 設計到 RTL 的再利用，皆可借助自動化工具代勞，使生產力大幅揚升十倍以上！讓工程師將心力專注於更先進、複雜的產品研發工作。
結合 AI/ML，將揭開 EDA 新時代！滕晉慶介紹，Cadence 的 AI 策略有兩個方向，內外兼修：一是 ML Inside，以 AI 技術改進 EDA 演算法；二是 ML Outside，根據除錯結果及對設計的理解去開始下一次執行，藉此解決最耗時費力、且幾乎取決於工程師素質優劣的工作環節。他主張，新世代 EDA 目標是將單一運行的設計環境轉變成多運行、多工具協作的設計環境，利用大數據平台強化學習，從每次設計數據中、自動為下一次運行優化決策，以大量節省人力工程及除錯時間，「JedAI」(Joint Enterprise Data and AI) 大數據平台便是由此誕生。
SoC 拆分成 Chiplet 再以 3D-IC 封裝，蔚為風潮
JedAI 網羅的 AI-driven 設計平台包括：數位設計的 Cerebrus、類比／客製設計的 Virtuoso Studio、除錯及驗證的 Verisium、電路板設計的 Allegro，以及多物理優化的 Optimality 等，涵蓋晶片至系統的各個範疇，尤其便捷的是，用戶可透過開放式應用程式介面 (API) 使用 JedAI，一項顯而易見的好處是：每次先進技術節點的升級約可提升 10～20% 的 PPA (功耗、效能和面積) 收益，動輒需數十億美元投資，而 Cerebrus 即可實現 5～10% 的 PPA 提升，相較之下，投資報酬率 (ROI) 極具吸引力！現有數百個設計專案已成功試產 (Tape-out)。
圖2：Cadence JedAI 平台是一種全面的「晶片到系統」生成式 AI 解決方案，可將生產力提高十倍，同時優化所有設計領域的系統性能
滕晉慶分享，時至今日，晶片設計已達製造尺寸極限，但尺度微縮的進步卻在放緩，因此有不少業者正評估將系統單晶片 (SoC) 分拆成數個分立元件，再以先進封裝技術加以整合，即近年頻繁引起討論的 3D-IC，手機 DRAM 和晶片的堆疊是典型案例；而大眾耳熟能詳的 IC 設計有轉向 Chip 設計的現象，所謂「再利用」(reuse) 資源也從 RTL 擴及晶片層級。3D 封裝之混合打線 (Hybrid Bonding) 的晶片互連密度要比 2.5D「微凸塊」(µBump) 增加許多，欲微縮尺寸或提升 PPA，最終勢必得微觀聚焦於「電晶體」本身。
3D-IC 電、磁、熱須全方位考量，3D Blox 提供共通語言
滕晉慶解釋，每代 3D-IC 技術革新，都會將間距 (pitch) 減少一個數量級，進而使晶片互連 (Die-to-Die) 密度增加兩個數量級，當然，這也為晶片設計帶來全新課題——最初只須考慮電源完整性 (PI)／訊號完整性 (SI) 等變數，今後將須做電、磁、熱力全方位考量，EDA 的支援不可或缺。Cadence 搶先推出「Integrity」3D-IC 平台將小晶片 (Chiplet) 設計、類比設計、電磁及熱力分析、封裝設計、Die-to-Die IP 等盡皆囊括在內，是達陣系統級 PPA 訴求的利器——特別是應對最為棘手的熱管理。他強調，電晶體模擬屬於非線性，是世界最難的模擬工作之一。
滕晉慶認為台灣產業生態健全，在先進封裝有一定優勢，台積電 (TSMC) 亦帶領成立3DFabric 聯盟——為早先開放創新平台 (OIP) 的延伸；與 TSMC 緊密合作多年的 Cadence 因產品線完整，對於其新近推出的 3D Blox (一種硬體描述語言) 亦貢獻卓著，也是業界殷殷期盼「工作流程標準化」的第一步！須編寫很長的腳本 (script) 將所有工具連結在一起，不僅耗費大量人力且容易出現大量錯誤，3D Blox 可讓 IC、系統設計、封裝、分析等諸多工具用同一種共通語言溝通，對 3D 架構有完整了解及後續執行依據，對於整體產業進展有很大幫助。
照片人物 (左起)：Cadence 台灣區總經理宋栢安、資深副總裁暨數位與簽核事業群總經理滕晉慶 (Chin-Chi Teng)、多物理系統分析事業群研發副總裁顧鑫 (Ben Gu)
先進技術節點製程的複雜性呈指數成長
滕晉慶總結：晶片越來越大，要採用先進技術節點製程的複雜性呈指數成長、且非單一維度，將是晶片業者最大挑戰，AI 賦能勢在必行。Cadence 多物理系統分析事業群研發副總裁顧鑫 (Ben Gu) 補充，因為 AI 資料需要預訓練、可能衍生出「設計歸屬性」的問題；顧及設計差異化是客戶端的競爭關鍵，Cadence 決定不在自家產品開發階段做預訓練，而是從零開始、僅交付代碼給用戶，讓他們用自己手上的數據重新調校、建置模型，以避開資料歸屬性及訓練模型專利的爭議，下一步計畫則是協助個別用戶優化專有模型，不必每回都重頭來過。
誠如 Cadence 台灣區總經理宋栢安在日前《CadenceLIVE Taiwan 2023 使用者年度大會》開場表示，生命科學、自動駕駛／電動車、5G/6G、無線／衛星通訊、高速／量子運算、機器人……，這些原本只存在科幻世界的願景，已真實出現在我們的生活，其背後的重要推手正是半導體，而 EDA 則是半導體之母！更直言，其中的 E 已從單指 Electronic (電子) 進階為「Essential」(必要、基本) 的境界。隨著晶片設計日趨複雜，EDA 須同時滿足縱向數位全流程 (Digital Full Flow) 及橫向擴展需求，雙向並行，且從系統層面做最佳化。
