引言
自從幾十年前首次推出FPGA 以來，每種新架構都繼續在採用bit-wise 的佈線結構。雖然這種方法一直是成功的，但是隨著高速通信標準的興起，總是要求不斷增加片上匯流排位元寬，以支援這些新的資料速率。這種限制的一個後果是，設計人員經常花費大量的開發時間來嘗試實現時序收斂，犧牲性能來為他們的設計佈局佈線。
傳統的FPGA 佈線基於整個FPGA 中水準和垂直方向上運行的多個獨立分段互連線(segment)，在水準和垂直佈線的交叉點處帶有開關盒(switch box) 以實現通路的連接。通過這些獨立段和開關盒可以在FPGA 上構建從任何源到任何目的地的通路。FPGA 佈線的這種統一結構為實現任何邏輯功能提供了極大的靈活性，可用於FPGA 邏輯陣列內的任何資料路徑位元寬。
自從幾十年前首次推出FPGA 以來，每種新架構都繼續在採用bit-wise 的佈線結構。雖然這種方法一直是成功的，但是隨著高速通信標準的興起，總是要求不斷增加片上匯流排位元寬，以支援這些新的資料速率。這種限制的一個後果是，設計人員經常花費大量的開發時間來嘗試實現時序收斂，犧牲性能來為他們的設計佈局佈線。
傳統的FPGA 佈線基於整個FPGA 中水準和垂直方向上運行的多個獨立分段互連線(segment)，在水準和垂直佈線的交叉點處帶有開關盒(switch box) 以實現通路的連接。通過這些獨立段和開關盒可以在FPGA 上構建從任何源到任何目的地的通路。FPGA 佈線的這種統一結構為實現任何邏輯功能提供了極大的靈活性，可用於FPGA 邏輯陣列內的任何資料路徑位元寬。
圖：Speedster7t 的片上網路(NoC) 和介面
