目標
本實驗活動的目的是檢查矽控整流器(SCR)的結構和操作。SCR主要用在需要（在高電壓下）控制更高功率的元件中。SCR能夠開啟和關斷大電流，所以適合用於中高壓AC電源控制應用中，例如燈光調節、穩壓器和馬達控制。此外，積體電路中可能無意形成SCR，當其被觸發時，可能導致電路故障，甚至出現可靠性問題和造成損壞。
背景知識
SCR是一種4層固態電流控制元件，具有三個端子。其和傳統二極體一樣具有陽極和陰極端子，第三個為控制端子，被稱為閘極。SCR是單向元件：只在一個方向傳輸電流，就像二極體或整流器一樣。SCR只能由傳輸至閘極的電流觸發；其兼具二極體的整流功能和電晶體的開/關控制功能；
一般用於電源開關應用。在常閉狀態下，該元件將電流限制為洩漏電流。當閘極到陰極的電流超過一定閾值時，該元件開啟並傳輸電流。只要透過元件的電流高於保持電流，即使在消除閘極電流後，SCR仍然保持開啟狀態。一旦電流低於保持電流一段時間，元件就會關斷。如果閘極出現脈衝，並且透過元件的電流低於閉鎖電流，元件將保持關斷狀態。
圖1b顯示SCR的4層結構，我們可以看到3個端子：一個位於外部P型層上，稱為陽極A；第二個位於外部n型層上，稱為陰極K；第三個位於下部NPN電晶體部分的基極，稱為閘極G。
圖1.SCR等效電路。
如圖1c所示，SCR可以視為兩個單獨的電晶體。SCR等效電路由一個PNP電晶體和一個NPN電晶體組成，兩個電晶體互相連接，如圖1d所示。我們可以看到，每個電晶體的集電極都連接到另一個電晶體的基極，形成一個正反饋迴路。
SCR具有兩種穩定狀態。第一種為不導電的關斷狀態。在閘極端子開啟的情況下，我們先假設沒有電流流入NPN電晶體Q2的基極端子。如果基極電流為零，Q2的集電極電流也為零。如果Q2的集電極電流為零，那麼從PNP電晶體Q1的基極流出的電流為零。如果Q1的基極電流為零，那麼Q1的集電極電流應為零。這與我們的初始假設（Q2的基極電流為零）是一致的。由於Q1和Q2的集電極電流均為零（基極電流為零），我們可以得出，任何一個電晶體中的發射極電流也應為零。只要從發射極到集電極，透過Q1或Q2的任何洩漏電流非常小，此種零電流關斷狀態就會保持穩定。
第二種穩定狀態是導通狀態，可以透過將少量電流注入閘極端子，使SCR從關斷狀態轉換或切換至導通狀態。在這個迴路中執行剛剛在關斷狀態下的相同步驟，我們可以看到，只要向Q2提供基極電流，就會有較大的集電極電流（是基極電流的ßNPN倍）開始傳輸。這個Q2集電極電流將變成Q1的基極電流。Q1中的這個基極電流在Q1中產生更大的集電極電流（基極電流的ßNPN倍）。Q1的集電極電流回流到Q2的基極，使其基極電流進一步增大。這個電流反饋回路建立之後，初始閘極電流可以消除，而只要SCR周圍的外部電路透過SCR提供電流，SCR就會保持開啟狀態。關斷SCR的唯一方式是使電流降低至低於關鍵「保持」電流水準。
關於這個正反饋迴路，有一點需要注意：只要滿足以下條件，SCR將會保持開啟狀態，並且會一直處於此種閉鎖狀態：
當SCR處於開啟狀態，從端子A到K在SCR兩端的壓降是Q1VBE和Q2VCESAT之和，與Q2VBE和Q1VCESAT之和並聯。我們知道，當集電極基極結正向偏置到飽和區域，即VCE小於VBE時，BJT元件的ß下降。兩個電晶體的VCE會下降，直到滿足正回饋增益方程式，且ßPNP × ßNPN等於1。
值得注意的是，BJT電晶體的ß在集電極電流較小時也較小，根據上述方程式，如果洩漏電流足夠小，導致在這個低洩漏電流水準下，ßPNP × ßNPN小於1，那麼SCR會保持在關斷狀態。
ADALP2000類比零件套件不包含SCR，但我們可以利用分立式PNP和NPN電晶體來建構圖1d所示的等效電路，以模擬SCR。
材料
• ADALM2000主動學習模組
• 無焊試驗板
• 兩個1 kΩ電阻
• 兩個100 kΩ電阻
• 一個0.1 µF電容
• 一個小訊號NPN電晶體(2N3904)
• 一個小訊號PNP電晶體(2N3906)
說明
在無焊試驗板上建構圖2所示的SCR等效電路模型。
圖2.用於模擬SCR的電路。
兩個100 kΩ電阻R1和R2分別安裝在每個電晶體各自的VBE位置，確保任何小洩漏電流不會自行觸發模擬的SCR。電阻R3將來自AWG2的電壓脈衝轉換為觸發電流。
硬體設定
SCR的試驗板連接如圖3所示。
圖3.用於模擬SCR的電路試驗板連接。
程式步驟
AWG1應配置為正弦波，峰對峰波幅為10 V，零偏移，頻率為100 Hz。AWG2應配置為方波，峰對峰波幅為800 mV，400 mV偏移，頻率為 100 Hz。確保同時運行兩個AWG通道。
觸發通道1上的示波器。觀察示波器通道1的輸入正弦波和示波器通道2上通過RL的電壓，按180°至360°步長調節AWG2的相位。根據AWG2的相位設置，得出的曲線可能如下圖所示。可以看到，透過RL的電壓為零，SCR處於關斷狀態，直到AWG2發出觸發脈衝，SCR一直處於開啟狀態，直到輸入正弦波電壓超過零。
圖4.波形示例。
圖5.Scopy波形示例。
當SCR處於開啟狀態並傳輸電流時，測量並報告透過SCR的壓降。
透過調節AWG2，找出可以觸發SCR的最小脈衝電壓（幅度）。根據此電壓R3和Q2的VBE，估算最小觸發電流。對結果進行說明。
嘗試為R1和R2使用更大值(1 MΩ)和更小值(10 kΩ)。最小觸發電壓會如何改變？
使用0.1 µF電容替代電阻R3。該耦合電容充當微分器，將AWG輸出的方波脈衝轉變為方波的上升緣和下降緣上狹窄的正負尖峰電流。這會如何影響SCR的觸發時間和觸發方式？
積體電路中無意形成的寄生SCR
我們探討了利用SCR特性的應用，可惜積體電路中可能不希望形成SCR，如果這些SCR觸發，可能會導致電路故障，甚至導致積體電路產生可靠性問題和損壞。
閂鎖
閂鎖是一種潛在破壞性情況。如此情況會觸發一個寄生SCR，造成正負電源短路。如果電流不受限制，會發生電氣過應力。典型的閂鎖情況發生在CMOS輸出元件中，兩個寄生基極-發射極結之一在過壓事件期間暫時正向偏置時，驅動器電晶體和井會形成4層PNPN SCR結構。SCR開啟並實際上造成VDD和地之間的短路。
由於所有這些MOS元件都位於單片晶片上，出現適當的外部激勵時，寄生SCR元件可能會開啟，這種情況在設計不良的CMOS電路中很常見。圖6是兩個電晶體的簡化截面圖，一個PMOS，一個NMOS；其可連接在一起作為邏輯門使用，或作為類比放大器或開關使用。寄生雙極電晶體負責進行閂鎖，Q1（縱向PNP）和Q2（橫向NPN）如圖所示。
圖6.PMOS和NMOS元件的截面圖，包含寄生電晶體Q1和Q2。
可以採用合適的設計方法減少SCR形成的可能性，包括增大NMOS和PMOS元件的間距，以及在NWELL和PWELL之間和周圍插入高摻雜區。這兩種佈局方法都試圖將縱向PNP或橫向NPN寄生雙極電晶體的ß降低到小於1。其中一些方法還傾向於降低RPWELL和RNWELL的電阻，進而增加開啟SCR所需的最小觸發電流。
問題：
SCR與普通整流二極體有何不同？答案請見學子專區部落格。
